[VHDL编程] s3ask_lvds

说明：S3A LOOP BACK SYSTEM
<gopala> 在 2025-06-08 上传 | 大小：539kb | 下载：0

[VHDL编程] siqupwm

说明：PWM的死区控制模块CLK delaywave-PWM control module dead
<徐昇龙> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] USB20develop

说明：cy7c68013结合FPGA的开发笔记，本人原创，FPGA平台是DE2-cy7c68013+fpga develop note
<caizuhong> 在 2025-06-08 上传 | 大小：405kb | 下载：0

[VHDL编程] 1024FFT

说明：1024 点FFT，基于基4蝶形运算,在VC编译通过，可以作为FPGA实现仿真参考-1024-point FFT, radix-4 butterfly operations based in the VC compiler, FPGA emulation can be used as reference
<lgmlgm> 在 2025-06-08 上传 | 大小：13kb | 下载：0

[VHDL编程] jiaoyong

说明：用vhdl实现交通灯的控制 (1) 主、支干道各设有一个绿、黄、红指示灯，两个显示数码管。 (2) 主干道处于常允许通行状态，而支干道有车来才允许通行。 (3) 当主、支道均有车时，两者交替允许通行，主干道每次放行45 s，支干道每次放行25 s，在每次由亮绿灯变成亮红灯的转换过程中，要亮5 s的黄灯作为过渡，并进行减计时显示。 -Vhdl achieved by control of traffic lights (1) main, branch roads, each h
<落雪晚霞> 在 2025-06-08 上传 | 大小：684kb | 下载：0

[VHDL编程] JTAGsoftcoredesignandsimulation

说明：关于jtag软核设计与仿真的资料 利用verilog实现，并对仿真进行了说明-Jtag soft on information design and simulation using verilog implementation, and simulation are described
<思根> 在 2025-06-08 上传 | 大小：382kb | 下载：0

[VHDL编程] Simple_Verilog_Code_For_Beginner

说明：verilog code for beginner (adder, comparator, mux, or, and subtractor)
<abanuaji> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Booth_Multiplier_8bit_Radix_4_With_12bit_Adder_Ko

说明：verilog code for Booth Multiplier 8-bit Radix 4
<abanuaji> 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] Adder_Kogge_Stone_32bit_With_Test_Bench

说明：verilog source code and test bench of Adder Kogge Stone 32-Bit
<abanuaji> 在 2025-06-08 上传 | 大小：516kb | 下载：0

[VHDL编程] transpose_buffer

说明：verilog source code for transpose buffer 8x8 matrics
<abanuaji> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] RGB_YCrCb_Multiplierless_Color_Converter

说明：verilog source code for RGB YCrCb color converter
<abanuaji> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] ADCData

说明：ADC Interface to read into FPGA
<Sam> 在 2025-06-08 上传 | 大小：2kb | 下载：0