[VHDL编程] PWM-Fan

说明：基于stc89c52rc的单片机c程序。运用ds18b20采集温度。单片机采集温度，并产生相应的PWM信号控制风扇运行。-Based on stc89c52rc microcontroller c program. To use ds18b20 acquisition temperature. Microcontroller to capture temperature, and generates the appropriate PWM signal to control fan operat
<shaojun> 在 2025-06-08 上传 | 大小：63kb | 下载：0

[VHDL编程] rxstat_widen

说明：takes a double-data-rate PCIe PHY interface and expands it to a double-wide single data rate interface for easier debugging
<mixdown> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] wb_tdm_tb

说明：test bench that qualifies an avalon slave to wishbone interface right through to the end component
<mixdown> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] par_bak

说明：本程序旨在完成 并口 sram 232串口的通信实验 作者亲测可以使用。程序设计到两个时钟及多进程通讯和单进程状态机的基础模块。-This program is designed to complete the parallel port SRAM 232 serial communication experiment of pro-test you can use. Programming to the basic module of the clock and multi-process c
<shiqingfeng> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] vga_256

说明：用FPGA控制VGA的Verilog程序，内附详细注释，已在CRT显示器上验证通过，希望对大家有用-FPGA VGA Verilog CRT
<谢仁强> 在 2025-06-08 上传 | 大小：557kb | 下载：0

[VHDL编程] filter

说明：设计一个16阶的低通FIR滤波器，对模拟信号的采样频率Fs为48KHz，要求信号的截止频率Fc=10.8kHz，输入序列位宽为9位（最高位为符号位）。-The FIR number filter example, designs a 16 ranks of low the FIR filter is a 48 khzs to the sample frequency Fs that imitates signal and request the closing of signal the fre
<mr.liu> 在 2025-06-08 上传 | 大小：64kb | 下载：0

[VHDL编程] FSKPSK

说明：本方案需要设计有100个单元的查找表，其中每个单元分别保存100个正弦波采样的对应样值。-This project needs to design to have checking of 100 unitses to seek form, among them, each unit keeps 100 sine wave samples respectively of to be worth in response to the kind.
<mr.liu> 在 2025-06-08 上传 | 大小：87kb | 下载：0

[VHDL编程] Nios

说明：利用Quartus II实现基于Nios的CPU软核设计实现。包括基本原理和实现代码。-Make use of Quartus II realization to design a realization according to the Nios CPU soft pit.Include basic principle and carry out a code.
<mr.liu> 在 2025-06-08 上传 | 大小：455kb | 下载：0

[VHDL编程] PCM

说明：本例设计一个码率为500kb/s，字长为8 位、帧长为128 个字、帧同步码为EB90H 的PCM 采编器。用VHDL语言实现的。-This designs a code to lead for the 500 kbs|s, the word is long for 8, the growing is synchronous code of for 128 words and for the EB90 H of PCM adopt to weave a machine.Use what VHDL
<mr.liu> 在 2025-06-08 上传 | 大小：95kb | 下载：0

[VHDL编程] dma_c2h_tutorial

说明：A C-code example for altera C-to-Hardware (C2H) conversion.
<Vincent> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] pit8253

说明：this is a code of 8253 programme interval timer in verilog
<dev> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] SEG7

说明：ALTERA公司DE2开发板的数码管驱动程序，包含引脚配置文件-ALTERA DE2 board digital driver contains the pin configuration files
<LX> 在 2025-06-08 上传 | 大小：363kb | 下载：0