资源列表
[VHDL编程] SEG7_Timer
说明:里面主要写的是数字钟的代码,程序准确,请大家放心下载-Which is mainly to write is the code of the digital clock and accurate procedures, please rest assured download<博远> 在 2025-06-08 上传 | 大小:8.62mb | 下载:0
[VHDL编程] A-New-Reversible-Design-of-BCD-Adder
说明:This a good implementation of reversible adder-This is a good implementation of reversible adder<Rishabh Bansal> 在 2025-06-08 上传 | 大小:102kb | 下载:0
[VHDL编程] code1
说明:Timing signal files verilog coding<Rishabh Bansal> 在 2025-06-08 上传 | 大小:8kb | 下载:0
[VHDL编程] running_light_schamatic_
说明:circuit diagramm is lunning light(led) with ic cd 4017 decade counter and -circuit diagramm is lunning light(led) with ic cd 4017 decade counter and 555<dinu> 在 2025-06-08 上传 | 大小:4kb | 下载:0
[VHDL编程] decoder
说明:decoder code in verilog/vhdl language<Rishabh Bansal> 在 2025-06-08 上传 | 大小:1kb | 下载:0
[VHDL编程] enc
说明:Encoder vhdl code basic implementation<Rishabh Bansal> 在 2025-06-08 上传 | 大小:1kb | 下载:0
[VHDL编程] vhdl_codes
说明:D-flip flop vhdl implement code<Rishabh Bansal> 在 2025-06-08 上传 | 大小:1kb | 下载:0
[VHDL编程] state
说明:state detection vhdl code implement<Rishabh Bansal> 在 2025-06-08 上传 | 大小:1kb | 下载:0