资源列表

« 1 2 ... .35 .36 .37 .38 .39 1640.41 .42 .43 .44 .45 ... 4310 »

[VHDL编程HDMI

说明:HDMI IP。VHDL语言实现。附带测试pattern。-HDMI IP VHDL
<afency> 在 2025-06-08 上传 | 大小:49kb | 下载:0

[VHDL编程nios

说明:用HDL写的跟NIOS一样好用的CPU软核-NIOS软核
<金文超> 在 2025-06-08 上传 | 大小:49kb | 下载:0

[VHDL编程8-by-8-Multiplier

说明:8x8 bit multiplication verilog code
<praveen> 在 2025-06-08 上传 | 大小:49kb | 下载:0

[VHDL编程serial_check

说明:本实验需要实现一个序列检测器,用来检测输入的串行位流是否和程序设定的位串相一致,若一致则在验证波形的出现一个高电位来表示。本实验需要验证的位串是“101011”。-In this study, need to implement a sequence detector, to detect whether the input serial bit stream and procedures consistent set of bit strings, if the same occurs in
<张洁> 在 2025-06-08 上传 | 大小:49kb | 下载:0

[VHDL编程xiayuwen

说明:本程序是夏宇闻老师的verilog数字系统设计教程中的E2PROM完整程序文件,包括信号产生模块,E2PROM读写模块,E2PROM模拟模块,并且在ISE上运行成功,测试正确,modelsim仿真成功-This program is the Xia Yu Wen digital system design tutorial E2PROM complete file, including the signal generation module, E2PROM reader module, E2P
<王建伟> 在 2025-06-08 上传 | 大小:49kb | 下载:0

[VHDL编程UART11

说明:uart实现,原理图方式,介绍串口实现的模块及实现方式-uart implementation schematic way to introduce the serial interface modules and implementations
<李仕意> 在 2025-06-08 上传 | 大小:49kb | 下载:0

[VHDL编程risc8

说明:8 bit risc code with verilog
<richard> 在 2025-06-08 上传 | 大小:49kb | 下载:0

[VHDL编程maoci

说明:基于vhdl的源程序,用于消除毛刺信号,达到防抖的目的-Vhdl-based source, used to eliminate glitches to achieve the purpose of stabilization
<zhang> 在 2025-06-08 上传 | 大小:49kb | 下载:0

[VHDL编程up_test

说明:基于vhdl语言的源代码,用于检测信号的上升沿,多用于同步时钟-Vhdl source code based on the language used to detect the rising edge, used for synchronous clock
<zhang> 在 2025-06-08 上传 | 大小:49kb | 下载:0

[VHDL编程Microcontroller-VS-FPGA

说明:about fpga its help full for distinguish between micro controller and fpga.-about fpga its help full for distinguish between micro controller and fpga.
<ILESH> 在 2025-06-08 上传 | 大小:49kb | 下载:0

[VHDL编程xapp1002

说明: xilinx利用chipscope调适PCIe Endpoint IP的说明文档与源文件。-xilinx use chipscope adjustment PCIe Endpoint IP for documentation and source files.
<hanfei> 在 2025-06-08 上传 | 大小:49kb | 下载:0

[VHDL编程compare

说明:实现数值大小比较器,通过判断之后输出最大值。-achieve numerical size camparators
<> 在 2025-06-08 上传 | 大小:49kb | 下载:0
« 1 2 ... .35 .36 .37 .38 .39 1640.41 .42 .43 .44 .45 ... 4310 »

源码中国 www.ymcn.org