[VHDL编程] simple_fsm_moore_3_always_best

说明：三段式moore FSM状态机源码的标准实现方法-3 section moore FSM source code
<toni> 在 2025-06-08 上传 | 大小：48kb | 下载：0

[VHDL编程] Grammer

说明：学习verliong HDL很好的一个例程。让您熟悉程序的编写。-an example for verilog hdl
<陈生> 在 2025-06-08 上传 | 大小：48kb | 下载：0

[VHDL编程] buzzer

说明：按键控制输出不同频率信号控制蜂鸣器，使用Verilog编程-Buttons control the output signals of different frequencies to control the buzzer, using Verilog Programming
<duan> 在 2025-06-08 上传 | 大小：48kb | 下载：0

[VHDL编程] digital-clock

说明：嵌入式FPGA数字时钟，能实现时钟提示，显示功能-The embedded FPGA digital clock,
<郑衍俊> 在 2025-06-08 上传 | 大小：48kb | 下载：0

[VHDL编程] fir

说明：利用VHDL和Verilog HDL语言实现FIR滤波器-Using VHDL and Verilog HDL language to realize FIR filter
<姚远> 在 2025-06-08 上传 | 大小：48kb | 下载：0

[VHDL编程] cpu_cache_interrupt

说明：verilog写的CPU 五级流水 带cache 中断-the the CPU five water with verilog to write cache interrupt
<王久力> 在 2025-06-08 上传 | 大小：48kb | 下载：0

[VHDL编程] BEEP-OF-FPGA

说明：fpga的程序，大家可以看一下，上传分享，希望有帮助。-fpga program, we can look at, upload and share, want to help.
<陈典兵> 在 2025-06-08 上传 | 大小：48kb | 下载：0

[VHDL编程] B3

说明：This a vhdl program-This is a vhdl program
<Ashok Mahato> 在 2025-06-08 上传 | 大小：48kb | 下载：0

[VHDL编程] beep

说明：fpga cpld verilog hdl 语言 代码程序 beep 控制
<用彩色> 在 2025-06-08 上传 | 大小：48kb | 下载：0

[VHDL编程] cpld_altera

说明：DM642核心板采用CPLD扩展地址 CPLD部分程序 可直接烧写-DM642 core board using CPLD CPLD extended address part of the program can be directly programmed
<陈杰> 在 2025-06-08 上传 | 大小：48kb | 下载：0

[VHDL编程] cnt5_fsm

说明：这是一个简单的vhdl状态机例程，适合新手学习，简单易懂。-This is a simple state machine vhdl routines, suitable for beginners to learn, easy to understand.
<董扬> 在 2025-06-08 上传 | 大小：48kb | 下载：0

[VHDL编程] Verilog_m_lx

说明：一个简单的verilog小程序，适合初学者学习(A simple Verilog small program, suitable for beginners to learn)
<bangbangtang12> 在 2025-06-08 上传 | 大小：48kb | 下载：0