资源列表
[VHDL编程] cf_fft_256_8
说明：The fast fourier transfer (FFT) for 256 point use vhdl<Tran Anh Dung> 在 2025-06-08 上传 | 大小：48kb | 下载：0
[VHDL编程] FPGA-clock
说明：介 绍了为PET（正电子发射断层扫描仪）的前端电子学模块提供时间基准而设计的一种新型高频时钟扇出电路。-Introduced for PET (positron emission tomography) of the front-end electronics module is designed to provide time for a new benchmark high-frequency clock fan-out circuit.<liu> 在 2025-06-08 上传 | 大小：48kb | 下载：0
[VHDL编程] SPI
说明：含有fifo缓冲器的SPI接口源代码，用verilog语言实现-SPI Interface fifo buffer containing the source code, using verilog language<hechunzhi99> 在 2025-06-08 上传 | 大小：48kb | 下载：0
[VHDL编程] ep2c35_3.14_beep
说明：FPGA用于产生蜂鸣器的verilog程序，可以下到FPGA开发板上进行实验。-this program is writen by verilog . it is used to trigger the beep which is in the FPGA s develop board<Nevin Young> 在 2025-06-08 上传 | 大小：48kb | 下载：0
[VHDL编程] verilog-SPI-core
说明：用VerilogHDL写的spi 核的例子-A simple example of SPI core using Verilog HDL<guorui> 在 2025-06-08 上传 | 大小：48kb | 下载：0
[VHDL编程] VHDL
说明：VHDL设计的相关实验，包括4位可逆计数器，4位可逆二进制代码－格雷码转换器设计、序列检测器的设计、基于ROM的正弦波发生器的设计、数字密码锁的设计与实现。-VHDL design of experiments, including four reversible counters, four reversible binary code- Gray code converter design, the sequence detector design, the ROM-based sine w<张联合> 在 2025-06-08 上传 | 大小：48kb | 下载：0
[VHDL编程] yuanchengxu
说明：基于Verilog HDL的通信系统设计-Design of communication system based on Verilog HDL<lnf> 在 2025-06-08 上传 | 大小：48kb | 下载：0
[VHDL编程] VHDL-node
说明：VHDL的一些实验代码，其中有4位可逆计数器，4位可逆二进制代码－格雷码转换器设计、序列检测器的设计、基于ROM的正弦波发生器的设计、数字密码锁的设计与实现-Some experiments of VHDL code, which has four reversible counters, four reversible binary code- Gray code converter design, sequence detection Design, ROM-based sine wav<张联合> 在 2025-06-08 上传 | 大小：48kb | 下载：0
[VHDL编程] Electronic-organ-program-design-implementation-an
说明：Electronic organ program design implementation and simulation of vhdl source code<chaitu> 在 2025-06-08 上传 | 大小：48kb | 下载：0