[VHDL编程] HDB3ymq

说明：通信原理课程设计 关于HDB3译码器的VHDL语言实现-use vhdl to transform HDB3
<jiangxu> 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO

说明：这是用VHDL设计的一个8*9阵列的D触发器组成FIFO（first in first out）-This is a VHDL design using an 8* 9 array of D flip-flop composed of FIFO (first in first out)
<crossover> 在 2025-06-09 上传 | 大小：9kb | 下载：0

[VHDL编程] 57578855seg73

说明：基于VHDL的数字技术器 完成各种的计数器的设计-Digital device
<bbc0574025> 在 2025-06-09 上传 | 大小：197kb | 下载：0

[VHDL编程] SDR

说明：直接序列扩频通信的Verilog仿真代码，在Quartus II中实现。-Direct sequence spread spectrum communication Verilog simulation code, implemented in Quartus II.
<liuqian> 在 2025-06-09 上传 | 大小：1.21mb | 下载：0

[VHDL编程] SOPC_System

说明：Altera SOPC系统设计入门教程，搭建简单的片上可编程系统-Tutorial Altera SOPC system design, building simple programmable system chip
<liuqian> 在 2025-06-09 上传 | 大小：5.62mb | 下载：0

[VHDL编程] cpld

说明：学习cpld的入门讨论资料 对新手还是有帮助的-an entry material to learn CPLD,it s good to the beginner of CPLD
<jesse> 在 2025-06-09 上传 | 大小：1.98mb | 下载：0

[VHDL编程] alu8bit

说明：alu 8 bit using vhdl is very useful
<damii> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] tb_gen_mag_comp

说明：magnitude compararot which is used to comapre the bits
<damii> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] FifoAndTestbench

说明：这是一个verilog编写的同步fifo和testbench的设计-It is a synchronous fifo and testbench design with verilog
<王强> 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] SPIVerilog

说明：这是一个SPI串行总线接口的Verilog实现-It is a Verilog SPI serial bus interface implementation
<王强> 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] SPORT_BUS

说明：A verilog code for analog devices SPORT bus.-A verilog code for analog devices SPORT bus.
<tomere> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] dct01

说明：Verilog编写的串口通讯下解码状态机-Verilog serial communication prepared under the decoder state machine
<tagpair> 在 2025-06-09 上传 | 大小：287kb | 下载：0