[VHDL编程] divider16

说明：16位小数除法器verilog源码，可综合的，已经仿真过。-16bit fractional numeral divider verilog source
<maxwellqq> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] brentkung_8

说明：8位的brentkung加法器树，在ISE环境下-8-bit brentkung adder tree, the ISE environment
<abby> 在 2025-06-09 上传 | 大小：183kb | 下载：0

[VHDL编程] brentkung_16

说明：16位的brentkung加法器树，在xilinx软件下-16-bit brentkung adder tree, under the xilinx software
<abby> 在 2025-06-09 上传 | 大小：402kb | 下载：0

[VHDL编程] array_multiplier

说明：4X4阵列乘法器，图可以按程序画看看，可以改进-4X4 array multiplier, see Figure can draw according to the procedure can improve
<abby> 在 2025-06-09 上传 | 大小：125kb | 下载：0

[VHDL编程] Verilog

说明：一个我觉得很不错的课件，讲了Verilog的语言基本要点，和集成电路的一些基础知识-I think a very good courseware, speaking of the basic elements of Verilog language, and some basic knowledge of integrated circuits
<abby> 在 2025-06-09 上传 | 大小：6.31mb | 下载：0

[VHDL编程] multiplier

说明：利用Wallace乘法器树原理写的乘法器，6：2的基本单元-Multiplier using Wallace tree multiplier principle of writing, the basic unit of 6:2
<abby> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] deccount16nr

说明：16位任意计数分频器,VHDL语言实现,通过测试-Any count 16-bit divider, VHDL language
<zhangwei> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] tracfic

说明：这个一个关于交通灯的VHDL程序，有需要的可以下载-The one about the traffic light VHDL procedures, need to download look
<胡冠华> 在 2025-06-09 上传 | 大小：105kb | 下载：0

[VHDL编程] spanning_tree_vhdl

说明：32-bit spanning tree adder in VHDL
<marianad> 在 2025-06-09 上传 | 大小：141kb | 下载：0

[VHDL编程] DE2_70_VGA

说明：在Quartus中，用de2-70开发板下载实现视频图像处理！很值得认真学习！-In the Quartus in development board with the de2-70 image processing for video downloads! Is worthy of serious study!
<tracy> 在 2025-06-09 上传 | 大小：5kb | 下载：0

[VHDL编程] atan_cordic

说明：Perform arc tangente using verilog
<yousri.ouerhani> 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] 21238834trivium

说明：Implementaion of Trivium algorithm written in VHDL.
<nagaria> 在 2025-06-09 上传 | 大小：1kb | 下载：0