[VHDL编程] booth

说明：modified booth recoding in vhdl
<siva> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] csa1

说明：carry save adder block1
<siva> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] csa2

说明：carry save adder block2
<siva> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] csa3

说明：carry save adder block3
<siva> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] wallace_pp_hafa

说明：wallace tree,partial products,half adder and full adder
<siva> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] CRC-Generator-for-Verilog-or-VHDL

说明：CRC Generator for Verilog or VHDL-CRC Generator for Verilog or VHDL
<wz> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] CPLD_FPGA

说明：基于CPLD/FPGA的数字通信系统建模与设计，里面讲述了通信系统的VHDL建模和各种基本电路的建模与设计，在通信原理课程设计中一般会用到！-Based on CPLD/FPGA Digital Communication System Modeling and Design, which describes VHDL modeling of communication systems and a variety of basic circuit modeling and design, pri
<雪> 在 2025-06-17 上传 | 大小：12.6mb | 下载：0

[VHDL编程] VHDL

说明：这介其中一个人人一个程序的设置时间为settime-settime for settime
<ztf> 在 2025-06-17 上传 | 大小：548kb | 下载：0

[VHDL编程] danpianjixitongban

说明：全国大学生电子设计竞赛单片机最小系统版-内含原理图、系统版等文档和图。-National Undergraduate Electronic Design Contest SCM minimum system version- includes schematics, system version and other documents and plans.
<张尅> 在 2025-06-17 上传 | 大小：23.11mb | 下载：0

[VHDL编程] cam

说明：It is a VERILOG program for interfacing the 5Megapixel camera module in ALTERA DE2 CYCLONEII board.
<vijaya sriman> 在 2025-06-17 上传 | 大小：36kb | 下载：0

[VHDL编程] FPGA-CPLD

说明：FPGA-CPLD开发教程.rar 开发fpga必看的书籍 可以参考着开发 作为不时之需-FPGA-CPLD Development tutorial. Rar fpga development can refer to the books must see development as a rainy day
<yh> 在 2025-06-17 上传 | 大小：1.33mb | 下载：0

[VHDL编程] 61EDA_C2187

说明：Xilinx fpga 设计培训中文教程 xlinx环境下的-Xilinx fpga design training tutorial xlinx environment in Chinese
<yh> 在 2025-06-17 上传 | 大小：6.03mb | 下载：0