资源列表

« 1 2 ... .10 .11 .12 .13 .14 1715.16 .17 .18 .19 .20 ... 4310 »

[VHDL编程edge_detector

说明:基于CPLD的数字图像边缘检测算法的实现(VHDL源程序)-EDGE DETECIOR
<郭以勋> 在 2025-06-17 上传 | 大小:1kb | 下载:0

[VHDL编程72

说明:7:2乘法器 ,应用verilog语言 ,快速高效,使用了华莱士树-Dragging on time-multiplier, application verilog language, fast and efficient, the use of the Wallace tree
<gaod> 在 2025-06-17 上传 | 大小:8kb | 下载:0

[VHDL编程Lookahead-adder

说明:超前进位加法器,可以实现提前实现进位,加速算法。-Lookahead adder
<tom> 在 2025-06-17 上传 | 大小:23kb | 下载:0

[VHDL编程ELIPTIC

说明:Matlab Security Eliptic curve crypto Matlab Security Eliptic curve crypto Matlab Security Eliptic curve crypto Matlab Security Eliptic curve crypto Matlab Security Eliptic curve crypto Matlab Security Eliptic curve crypto Matlab Security Eliptic curv
<sakthivel> 在 2025-06-17 上传 | 大小:6.25mb | 下载:0

[VHDL编程cortex_m1

说明:cortex_m1 verilog IP,synplify环境-cortex_m1 verilog IP, synplify environment
<dpai> 在 2025-06-17 上传 | 大小:3.51mb | 下载:0

[VHDL编程FPGA8051IP

说明:详细介绍了使用FPGA是实现8051IP核设计的流程和结果-Details the use of FPGA design is to achieve 8051IP nuclear processes and results
<zhuweixian> 在 2025-06-17 上传 | 大小:20.26mb | 下载:0

[VHDL编程VHDL

说明:时钟发生器用于生成不同的时钟信号clock、clk2、fetch与alu_clk,产生的时钟信号clk送往寄存器与状态控制器,时钟信号clk2送往数据控制器与状态控制器,信号fetch送往数据控制器与地址多路器,信号alu_clk送往算术逻辑单元。-Clock generator to generate different clock signals clock, clk2, fetch and alu_clk, generated clock signal sent to register w
<cccs> 在 2025-06-17 上传 | 大小:4kb | 下载:0

[VHDL编程Altera

说明:“Altera杯”第五届全国研究生电子设计竞赛样板-" Altera Cup" of the Fifth National Graduate Electronic Design Competition model
<华正> 在 2025-06-17 上传 | 大小:876kb | 下载:0

[VHDL编程LZY

说明:基于FPGA的软FIFO代码实现,双时钟,异步。VERILOG-FPGA-based soft FIFO code, two clocks, asynchronous. VERILOG
<liuzongyi> 在 2025-06-17 上传 | 大小:3kb | 下载:0

[VHDL编程aplicacion2

说明:contro keybord ps2 vhdl
<mata> 在 2025-06-17 上传 | 大小:6kb | 下载:0

[VHDL编程fpga-based-experiment

说明:fpga实验在多种情况下 用途广泛 这里有许多常用的实验 基础 简单 易上手-fpga test widely used in many cases, there are many common experimental basis for a simple approachable
<> 在 2025-06-17 上传 | 大小:1.16mb | 下载:0

[VHDL编程Verilog-versions-of-four-models-show

说明:fpga驱动vga四种样本 用途广泛 这里有许多常用的实验 基础 -Four samples of fpga driver vga There are many widely used common experimental basis
<> 在 2025-06-17 上传 | 大小:351kb | 下载:0
« 1 2 ... .10 .11 .12 .13 .14 1715.16 .17 .18 .19 .20 ... 4310 »

源码中国 www.ymcn.org