[VHDL编程] text1

说明：quatuasII的练测试代码，可以根据这份资料自我学习，增强自信-quatuasII the practice test code, this information can self-learning and enhance self-confidence
<zhushida> 在 2026-01-02 上传 | 大小：223kb | 下载：0

[VHDL编程] text2

说明：quatuasII的测试代码2，可以根据这份资料自我学习-quatuasII test code 2, self-learning according to this information
<zhushida> 在 2026-01-02 上传 | 大小：252kb | 下载：0

[VHDL编程] music

说明：以vhdl 語言利用nios編寫的音樂控制範例.altera de2板實測可用-Vhdl language used to write the music control nios sample. Altera de2 board can be measured
<fdfg> 在 2026-01-02 上传 | 大小：988kb | 下载：0

[VHDL编程] verilog-HDL

说明：verilog hdl使用教程，详细入微的讲解了FPGA开发的必备工具verilog HDL语言。对于新手入门有很大的帮助。-verilog hdl use of tutorials, detailed explanations of the FPGA nuanced development of the necessary tools verilog HDL language. For beginners a great help.
<leo wong> 在 2026-01-02 上传 | 大小：1.64mb | 下载：0

[VHDL编程] shiyan

说明：调用quartus ii 的megefunction lpm_add_sub 做补码加法-lpm_add_sub complement addition
<haiyang du> 在 2026-01-02 上传 | 大小：1.49mb | 下载：0

[VHDL编程] FSM

说明：文章介绍的状态机的优化写法，并给出经典实例。使读者更清楚的明了FPGA中状态机的优点，以便工程中的使用。-This paper introduces the optimization of state machines written, and gives the classic example. So that readers understand more clearly the advantages of FPGA in the state machine to the project u
<leo wong> 在 2026-01-02 上传 | 大小：290kb | 下载：0

[VHDL编程] VHDL-example

说明：VHDL的几个实用例程，能帮助开发工程的同学更好的完成项目。-Several practical VHDL routines to help students develop a better project to complete the project.
<leo wong> 在 2026-01-02 上传 | 大小：26kb | 下载：0

[VHDL编程] Lab23_AD

说明：测量连接在P0.27,P0.28引脚上的AIN0,AIN1的模拟量输入端的两个电位器可调的直流电压,将模拟量转换成数字量送LED数码管显示-Measurement connected to the P0.27, P0.28 pin AIN0, AIN1 analog inputs of the two DC voltage adjustable potentiometer, the analog into a digital number to send LED digital display
<liutao> 在 2026-01-02 上传 | 大小：59kb | 下载：0

[VHDL编程] basegate

说明：verilog的基本门电路描述 附带功能仿真波形-verilog descr iption of the basic gate circuit functional simulation waveforms with
<allen-haha> 在 2026-01-02 上传 | 大小：2.82mb | 下载：0

[VHDL编程] 2

说明：EDA的课程设计，利用VHDL语言、PLD设计基于FPGA的出租车计费系统，选用ALTERA公司低功耗、低成本、高性能的FPGA芯片EPF10K10，以MAX+PLUSⅡ软件作为开发平台，设计了出租车计费器系统程序并进行了编译，功能仿真和下载。使其实现计费以及预置和模拟汽车启动、加速、停止、暂停等功能，并动态扫描显示车费数目。-EDA curriculum design, the use of VHDL language, PLD design FPGA-based taxi billing s
<wang> 在 2026-01-02 上传 | 大小：8kb | 下载：0

[VHDL编程] 3

说明：电子数字钟设计实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。-Electronic digital clock is actually a standard frequency (1Hz) to count the counting circuit. Oscillator clock signal through the divider formed second
<wang> 在 2026-01-02 上传 | 大小：318kb | 下载：0

[VHDL编程] DDS

说明：DDS数字频率合成的verilog代码，附有正余弦查找表等-DDS digital frequency synthesis verilog code, with a cosine look-up table, etc.
<allen-haha> 在 2026-01-02 上传 | 大小：16mb | 下载：0