资源列表
[VHDL编程] cycloneIII_3c120_dev_dsp_example_ChA
说明:使用altera FPGA的软件无线电完整项目代码-Altera FPGA software radio using the full project code<yuzhiwu> 在 2025-06-21 上传 | 大小:511kb | 下载:0
[VHDL编程] FIR-design
说明:FIR滤波器设计的一些论文资料,对于设计FIR滤波器比较有帮助-Some of the papers FIR filter design information, design of FIR filters for more helpful<red> 在 2025-06-21 上传 | 大小:1.86mb | 下载:0
[VHDL编程] multi_bank_OLD
说明:A expensive MultiBank Algorithm for DVB Deinterleaving<kalidas> 在 2025-06-21 上传 | 大小:54kb | 下载:0
[VHDL编程] DRAMsimManual
说明:DRAM simulator implemented in verilog/VHDL<test> 在 2025-06-21 上传 | 大小:442kb | 下载:0
[VHDL编程] lock-and-lcd
说明:基于博创实验箱UP-CUP-FPGA2C35-Ⅱ和Verilog HDL硬件描述语言,分为按键输入模块、LED指示灯模块及LCD显示模块,采用按键BTN1、BTN2作为输入端输入四位密码与事先设定的密码进行匹配,由D1、D2、D3、D4四盏LED灯来指示输入密码的位数。开机时,LCD显示“HELLO! WELCOME!Enter the code:当”,密码输入正确时,LED灯D7亮,同时在实验箱LCD显示屏上显示字符串“Good! Well done!you are right!!!”,当密码<吴寿武> 在 2025-06-21 上传 | 大小:3kb | 下载:0