资源列表
[VHDL编程] fifo_verilog
说明:用verilog 实现 fifo,宽度按自己需求扩展-Achieved with the verilog fifo, the width of expansion according to their needs<张小琛> 在 2025-06-14 上传 | 大小:4kb | 下载:0
[VHDL编程] LCD12864xianshihanzi
说明:12864显示汉字,很好的,在CPLD实验板上通过验证-12864 display Chinese characters, very good, validated in the CPLD experiment board<wanghong> 在 2025-06-14 上传 | 大小:286kb | 下载:0
[VHDL编程] chuankouyudiannaotongxin
说明:串口与电脑通行,在CPLD实验板上通过验证-Serial port and computer access, by verifying the CPLD experiment board<wanghong> 在 2025-06-14 上传 | 大小:464kb | 下载:0