[VHDL编程] rtl

说明：STOPWATCH,alarm,clock 功能的数字钟-General Digital Clock Clock setting with Switch – Use Key_up and Key_down key to change the number – Use Key_right and Key_left key to change the position – Use set key to start Clock Alarm Function – Use Ala
<赵香君> 在 2025-08-07 上传 | 大小：8kb | 下载：0

[VHDL编程] new

说明： Please read your package and describe it at least 40 bytes in English. System will automatically delete the directory of debug and release, so please do not put files on these two directory.
<vishal> 在 2025-08-07 上传 | 大小：1kb | 下载：0

[VHDL编程] Four-ways-of-contest

说明：基于vhdl硬件设计语言而设计的四路抢答器-Based on VHDL designed hardware design language road 4 contest device
<杨明> 在 2025-08-07 上传 | 大小：1kb | 下载：0

[VHDL编程] Cabad

说明：MPEG-4/AVC - H.264 CABAC decoder written in VHDL and synthesis on a Virtex 5
<Me> 在 2025-08-07 上传 | 大小：13kb | 下载：0

[VHDL编程] 45685

说明：基于vhdl的差分编码，完美实现，希望可以帮助到我这样的新手-Vhdl based on differential encoding, the perfect realization, I hope to help to the novice like me
<yanzi> 在 2025-08-07 上传 | 大小：277kb | 下载：0

[VHDL编程] sqrt_for_single_float_point

说明：用verilog实现了基于中值定理求解单精度浮点开方的功能，希望对大家学习有所帮助-With verilog implemented based on the mean value theorem to solve single-precision floating point square root function, we want to study and help ... ...
<楚艳超> 在 2025-08-07 上传 | 大小：5kb | 下载：0

[VHDL编程] Verilog-example-135-

说明：非常适用的Verilog程序，含有135个相关问题的Verilog程序代码，方便大家使用。-Verilog procedures are applicable, with 135 issues related to Verilog code, we facilitate use.
<颜黎明> 在 2025-08-07 上传 | 大小：23kb | 下载：0

[VHDL编程] FPGA

说明：FPGA应用系统的程序开发及发展趋势. -FPGA WAG
<韩厅> 在 2025-08-07 上传 | 大小：47kb | 下载：0

[VHDL编程] Verilog-HDL-Coding-Reuse-Standard

说明：Verilog HDL Coding 语言介绍书籍，主要集中于复用这块-Verilog HDL Coding language to introduce books, this focuses on reuse
<苏蔚> 在 2025-08-07 上传 | 大小：194kb | 下载：0

[VHDL编程] Assertion_based_Design_2nd

说明：Verilog HDL 语言设计的书籍，用IC设计门类，关于阻塞-Verilog HDL, design books, with the IC design categories, on the block
<苏蔚> 在 2025-08-07 上传 | 大小：2.93mb | 下载：0

[VHDL编程] fenpinqi

说明：用Verilog语言写的三分频电路所需要的代码-Written in third with Verilog code required frequency circuit
<微臣> 在 2025-08-07 上传 | 大小：3kb | 下载：0

[VHDL编程] szshizhong

说明：VHDL语言实现数字时钟，并可以显示时和秒-VHDL, digital clock, and can be displayed and the second
<宋洁茹> 在 2025-08-07 上传 | 大小：2kb | 下载：0