资源列表
[VHDL编程] mid-filter
说明：mid-filter 中值滤波算法的原理及核心代码 word版-mid-filter median filter and the core principles of the code word version<王传伟> 在 2025-06-10 上传 | 大小：56kb | 下载：0
[VHDL编程] FPGA_statu-machine
说明：FPGA 编程中常用的状态机编写风格和代码。开发环境为ISE10.1.-FPGA programming state machines commonly used in writing style and code.Development environment for ISE10.1.<lijin> 在 2025-06-10 上传 | 大小：2kb | 下载：0
[VHDL编程] verilog_divdier
说明：veilog中的常用分频器，包括2分频 4分频 8分频等 开发环境为ise8.2-veilog commonly used in the dividers, including the 2 frequency divided by 4 divided by 8, such as development environment for ise8.2<lijin> 在 2025-06-10 上传 | 大小：2kb | 下载：0
[VHDL编程] verilog_n_evendivider
说明：verilog 中很好的n倍奇数分频器，开发环境为ISE10.1，仿真环境为modesim6.3-n times in good verilog odd divider, the development environment for ISE10.1, simulation environment for the modesim6.3<lijin> 在 2025-06-10 上传 | 大小：208kb | 下载：0
[VHDL编程] digital-adder-source-code
说明：FPGA的Altera Quartus II 利用汇编语言实现加法器数码管的现实程序源代码-The Altera Quartus II FPGA using assembly language to achieve the reality of digital adder source code<nanana> 在 2025-06-10 上传 | 大小：418kb | 下载：0
[VHDL编程] state-machine-code
说明：用Altera Quartus II 的VHDL语言完成的状态机控制步进电机的程序员代码-The use of Altera Quartus II VHDL language to complete the state machine code programmer stepper motor control<nanana> 在 2025-06-10 上传 | 大小：268kb | 下载：0
[VHDL编程] communicate-with-the-computer
说明：用Altera Quartus II 的VHDL语言完成的串口与电脑通讯的源代码-The use of Altera Quartus II VHDL language to complete the serial port to communicate with the computer source code<nanana> 在 2025-06-10 上传 | 大小：577kb | 下载：0