[VHDL编程] RS

说明：RS译码器的设计，使用RS码设计的译码器-RS decoder design, the use of RS code decoder design
<许皓天> 在 2025-06-09 上传 | 大小：12kb | 下载：0

[VHDL编程] LPF

说明：数字低通FIR滤波器Verilog实现代码-Verilog digital FIR filter implementation code
<程超> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] CORDIC

说明：CORDIC数字计算机的设计，即坐标旋转数字计算机-CORDIC digital computer design, that coordinate rotation digital computer
<许皓天> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] 4X

说明：VHDL实现的4位乘法器，绝对好用，libero8.5仿真没问题！-VHDL implementation of the 4-bit multiplier
<funny> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] FIFO

说明：用VHDL语言编程实现的FIFO的设计，可用于数据的寄存和缓冲，libero仿真通过-Programming language using the FIFO VHDL design can be used for data storage and buffering, libero simulation by
<funny> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] dfghg

说明：带同步复位的状态机！可用于了解状态机的编程原理和格式，还有同步复位的实现！-With synchronous reset the state machine! State machine can be used to understand the principles of programming and formats, as well as the realization of synchronous reset!
<funny> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] Libero_UG

说明：libero的使用详细教程，比较详细，比官网上给的教程详细的多-libero use of detailed tutorials, a more detailed tutorial than the official website for more details
<funny> 在 2025-06-09 上传 | 大小：11.75mb | 下载：0

[VHDL编程] UART

说明：用VHDL语言编程实现UART，8位数据位，校验位自己可以加！LIBERO仿真正确！-VHDL language programming with UART, 8 data bits, parity bit that they can add! LIBERO simulation correctly!
<funny> 在 2025-06-09 上传 | 大小：14kb | 下载：0

[VHDL编程] uart_flash

说明：实现UART对flash的控制，利用串口调试助手-UART control of flash to achieve
<wang> 在 2025-06-09 上传 | 大小：1.95mb | 下载：0

[VHDL编程] dsp_test

说明：利用FPGA实现DSP浮点运算，VHDL代码-FPGA implementation using floating-point DSP, VHDL code
<wang> 在 2025-06-09 上传 | 大小：3.08mb | 下载：0

[VHDL编程] eda

说明： 该系统利用VHDL语言、PLD设计出租车计费系统，以MAX+PLUSⅡ软件作为开发平台，设计了出租车计费器系统程序并进行了程序仿真。使其实现计费以及预置和模拟汽车启动、停止、暂停等功能，并动态扫描显示车费数目。-The system uses VHDL language, PLD design taxi billing system to MAX+ PLUS Ⅱ software as a development platform, the taxi meter system was desi
<OFDM> 在 2025-06-09 上传 | 大小：161kb | 下载：0

[VHDL编程] modelsim_guide_cn

说明：使用ModelSim进行设计仿真ModelSim为HDL仿真工具，我们可以利用该软件来实现对所设计的VHDL或Verilog程序进行仿真，支持IEEE常见的各种硬件描述语言标准。可以进行两种语言的混合仿真，但推荐大家只对一种语言仿真。ModelSim常见的版本分为ModelSim XE和ModelSim SE两种，ModelSim版本更新很快-Design simulation using ModelSim HDL simulator ModelSim is, we can use the so
<谢明> 在 2025-06-09 上传 | 大小：334kb | 下载：0