[VHDL编程] in-ModelSim-and-Xilinx-lib

说明：在ModelSim SE中配置Xilinx的库函数 在Modelsim的安装根目录下新建一个文件夹，用来放xilinx的各个库文件，故可以起名 xilinx_lib。类似于Xinlinx的安装文件：\..\\Xilinx\verilog\src中的各个库文件，在xilinx_lib文件 下新建各个文件夹，命名规则为：若src中的文件夹名为unisims，则在xilinx_lib文件夹下新建 为unisims_ver的文件夹，与此雷同，新建名为simprims_ver、Xilinx
<谢明> 在 2025-06-09 上传 | 大小：104kb | 下载：0

[VHDL编程] ADS2807ctrl

说明：ADS2807控制 FPGA板上采用TI的ADS2807高速AD芯片实现模拟信号的采集，最高速度可达50MPS,必须用FPGA进行控制。其工作时序图如下： -ADS2807 control FPGA board using TI' s ADS2807 high-speed AD chip analog signal acquisition, the maximum speed of up to 50MPS, must be controlled by FPGA. Timing di
<谢明> 在 2025-06-09 上传 | 大小：466kb | 下载：0

[VHDL编程] CRC10

说明：CRC校验 自己编写的程序，通过matlab仿真-CRC check
<wenxin> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] Addr_Generator

说明：其中start是开始信号，上升沿启动控制单元；CLK是工作时钟；CtrlAddr是读取控制字时的地址；CtrlData是读取的控制字；Reading是读信号；EOP是本次AD采样完成信号，只有当AD1和AD2均完成后EOP才为高；EN是允许信号，启动分频器、地址发生器；N是分频系数；Addr1和Addr2分别是AD1和AD2数据存储的起始地址；NUM1和NUM2分别是采样点数。 控制字分别表示分频系数为2，AD1起始地址为1，采样点数5，AD2起始地址为3，采样点数为4。 -Where
<谢明> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：片上系统设计思想与源代码分析 UART实例-System on a chip design examples and source code analysis UART
<谢伟峰> 在 2025-06-09 上传 | 大小：9kb | 下载：0

[VHDL编程] spi

说明：片上系统设计思想与源代码分析 spi源代码-SoC design and source code analysis source code spi
<谢伟峰> 在 2025-06-09 上传 | 大小：8kb | 下载：0

[VHDL编程] 2cpu

说明：片上系统设计思想与源代码分析 CPU合集，多个文件，可直接引用-SoC design and source code analysis CPU collection, multiple files can be directly referenced
<谢伟峰> 在 2025-06-09 上传 | 大小：187kb | 下载：0

[VHDL编程] 8051

说明：介绍了新的声音采集方法，利用VHDL编写，对声音频谱分析有很强的拟合性-Introduced a new sound collection methods, the use of VHDL writing to sound spectrum analysis has a strong fit of
<陆扬> 在 2025-06-09 上传 | 大小：2.3mb | 下载：0

[VHDL编程] gailv

说明：帮助学习，尤其对考研的，希望每个人有所收获，生活无线美好。-Help learning, especially for study section, hoping to gain something each person living wireless better.
<yuyu> 在 2025-06-09 上传 | 大小：224kb | 下载：0

[VHDL编程] dianzishizhong

说明：很好的数字电子钟的设计，显示时分秒，里面有程序-Good design of digital electronic clock, minute and second display, there are procedures
<laipeng> 在 2025-06-09 上传 | 大小：63kb | 下载：0

[VHDL编程] FPGA_ID

说明：FPGA_ID descr iption and architecture (code source)
<wahid> 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] ch.8

说明：vhdl cod-vhdl codeeeeeeeeeeeeeeeee
<hend> 在 2025-06-09 上传 | 大小：13kb | 下载：0