资源列表

« 1 2 ... .81 .82 .83 .84 .85 1886.87 .88 .89 .90 .91 ... 4310 »

[VHDL编程adc0809

说明:利用FPGA控制ADC0809采样电压,并通过数码管显示电压数值-ADC0809 FPGA control by sampling the voltage and the voltage value through the digital display
<雷旦> 在 2025-06-09 上传 | 大小:824kb | 下载:0

[VHDL编程urat

说明:uart serial communication
<sajjad> 在 2025-06-09 上传 | 大小:458kb | 下载:0

[VHDL编程vhdl-delay

说明:vhdl延时程序,源程序,已调试,可以用-VHDL delay program
<任贤齐> 在 2025-06-09 上传 | 大小:1kb | 下载:0

[VHDL编程syn_fifo

说明:同步FIFO的源代码(单时钟),使用SystemVerilog语言实现-Synchronous (single clock) FIFO,using SystemVerilog
<张三> 在 2025-06-09 上传 | 大小:1kb | 下载:0

[VHDL编程ram_sp_sr_sw

说明:同步读/写 RAM,使用systemverilog实现-Synchronous read write RAM, using systemverilog
<张三> 在 2025-06-09 上传 | 大小:1kb | 下载:0

[VHDL编程DCT_watermark

说明:基于离散傅里叶变换的水印嵌入 PSNR算法-Discrete Fourier Transform-based watermarking algorithm PSNR
<sanga> 在 2025-06-09 上传 | 大小:511kb | 下载:0

[VHDL编程LCD1602_ysd

说明:LCD1602程序代码,经过开发板验证,正确,采用Verilog语言编写-LCD1602 program code, through the development board validation, correct use of Verilog language
<王红> 在 2025-06-09 上传 | 大小:2.2mb | 下载:0

[VHDL编程RS232_ysd

说明:RS232串口通信程序,经过开发板验证,程序正确无误,是采用Verilog语言编写的-RS232 serial communication program, through the development board verification, the program is correct, is written using Verilog
<王红> 在 2025-06-09 上传 | 大小:1.29mb | 下载:0

[VHDL编程state-machine-

说明:VHDL语言状态机的源程序,有助于学习VHDL语言的状态机-VHDL state machine of the source language to help learn the language of the state machine VHDL
<> 在 2025-06-09 上传 | 大小:4kb | 下载:0

[VHDL编程f_add

说明:EDA实验中的全加器的VHDL语言的实现,包含半加器、全加器、JK触发器、D触发器以及50m分频的源程序-EDA test full adder in VHDL language implementation, including the half adder, full adder, JK flip-flop, D flip-flop and the frequency of the source 50m
<> 在 2025-06-09 上传 | 大小:1.26mb | 下载:0

[VHDL编程xulie

说明:EDA实验中序列发生器的VHDL语言,包括了源程序,仿真波形,有助于EDA的学习-EDA test sequence generator in VHDL, including source code, simulation waveforms
<> 在 2025-06-09 上传 | 大小:606kb | 下载:0

[VHDL编程motor-positioning-control-vhdl

说明:步进电机定位控制系统VHDL程序与仿真,绝对能用,经本人毕设测试!-Stepper motor positioning control system and simulation of VHDL program, absolutely can, after I completed the test set!
<卡卡> 在 2025-06-09 上传 | 大小:1kb | 下载:0
« 1 2 ... .81 .82 .83 .84 .85 1886.87 .88 .89 .90 .91 ... 4310 »

源码中国 www.ymcn.org