[VHDL编程] pulse10

说明：VHDL十分频程序源代码。简单修改代码中的值就可以得到其他分频。-VHDL is very frequency of program source code. Simple to modify the code in the value you can get other divider.
<天涯> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] shiyan

说明：能够测量出方波的频率，其范围50Hz~50KHz。 要求测量的频率绝对误差±5Hz。 将测量出的频率以十进制格式在实验板上的4个数码管上显示。 测量响应时间小于等于10秒。-Able to measure the square wave frequency, its range 50Hz to 50KHz. Require the measurement of the absolute frequency error 5Hz. Will measure the frequency i
<周爱丹> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] 11

说明：用pwm控制 led的亮度 通过时钟分频，用PWM脉冲调宽来控制LED灯亮度的强弱，改变PWM的占空比来实现恒流LED的亮度强弱控制-By the clock frequency, pulse width modulated using PWM to control LED brightness light intensity, changes in PWM duty cycle to achieve constant current LED brightness intensity con
<wang> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] DVBS_variable_interpo_ation_rate_in_the_CIC_filter

说明：DVBS中可变插值率CIC滤波器设计及其FPGA实现-DVBS variable interpolation rate in the CIC filter design and FPGA implementation
<saxon> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] cnt60

说明：vhdl数字钟，有校时校分整点报时的基本功能-vhdl digital clock school, the school divided the whole point timekeeping function
<ylh> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] KEY4X4_1

说明：CPLD/FPGA，VHDL语言实现键盘按钮扫描，键盘扫描程序-CPLD/FPGA, VHDL language keyboard button scanning, keyboard scanning procedures
<孙祥> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] cb_convert

说明：把串行输入转换为并行输出或并行输入转换为串行输出的过程。能将串行接收到的’1’或’0’字符，每8位按顺序（先接收到的处于低位）排列为一个8位宽的字节输出。为保证数据传输中无误，同时发出一位奇校验位。-The serial input into parallel output to serial or parallel input output process. Capable of serial received a 1 or 0 character, every 8 sequentia
<123> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] exa1_adder

说明：之前上传的是全加器，这个是自己设计的8位全加器，8位并行全加器-Before uploading the full adder, this is their own design eight full adders, eight parallel full adder
<朱孟元> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] FSK-code-VHDL

说明：FSK的VHDL描述实现，更详尽的说明在代码注释内-FSK VHDL source code
<冰凝> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] 66

说明：基础实验_11_移位寄存器 ：线性反馈移位寄存器-Basic experiment _11_ shift register: linear feedback shift register
<luhairong> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] sicendianti

说明：VHDL实现四层电梯的控制。状态机、编解码器、触发器、比较器。-Four layers of elevator control is realized by VHDL
<徐高兵> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] DDR-SDRAM-Controller

说明：DDR SDRAM控制器verilog代码及中文说明文档-DDR SDRAM Controller Using Virtex-5 FPGA Devices
<马龙> 在 2025-06-09 上传 | 大小：256kb | 下载：0