[VHDL编程] oc_i2c_master

说明：NIOSII I2C接口模块及驱动程序，并含有测试程序。对想开发NIOS的工程师很有帮助-NIOSII I2C interface module and driver, and contains the test procedures. NIOS of engineers want to develop useful
<weikang> 在 2025-08-08 上传 | 大小：254kb | 下载：0

[VHDL编程] abc

说明：用VERILOG编写的FPGA控制vga显示的源码-FPGA control the vga display the source code written in VERILOG
<雄丽> 在 2025-08-08 上传 | 大小：255kb | 下载：0

[VHDL编程] D-flip-flop

说明：D 触发器的描述 寄存器的行为 描述 -D flip-flop registers describe the behavior described in the behavior described register
<xiaopeng> 在 2025-08-08 上传 | 大小：255kb | 下载：0

[VHDL编程] jianfa_sub

说明：基于FPGA的减法器的verilog程序源代码-FPGA-based subtractor verilog source code
<jiabaoqi> 在 2025-08-08 上传 | 大小：255kb | 下载：0

[VHDL编程] udpip_literature

说明：Paper on UDP An analysis of FPGA-based UDP/IP stack parallelism for embedded Ethernet connectivity -Paper on UDP An analysis of FPGA-based UDP/IP stack parallelism for embedded Ethernet connectivity
<PADDU> 在 2025-08-08 上传 | 大小：255kb | 下载：0

[VHDL编程] FPGA-mearly-Quartus

说明：基于FPGA的状态机程序例程设计。使用的是Mearly型状态机。通过此状态及设计过程来熟悉在Quartus中状态机的设计方法-FPGA based state machine routine design. Using Mearly type state machine. With this status, and the design process to become familiar with the design method in the state machine in Quartu
<叶东林> 在 2025-08-08 上传 | 大小：255kb | 下载：0

[VHDL编程] exa1

说明：8位全加器，为EDA的第一个实验，由半加器和或门组成-8 full adder bit EDA experiment first simple experiment, through the OR gate constructed with half-adder
<朱孟元> 在 2025-08-08 上传 | 大小：255kb | 下载：0

[VHDL编程] 33

说明：基础实验_08_触发器 ：D、T触发器各一-Basic experiment _08_ trigger: D, T flip-flop
<luhairong> 在 2025-08-08 上传 | 大小：255kb | 下载：0

[VHDL编程] ddr3_demo_verilog

说明：基于Verilog HDL的ddr3控制器，适用于lattice的ECP3系列-ddr3 controller based on Verilog HDL，used in lattice ECP3 serial FPGA
<李晓雨> 在 2025-08-08 上传 | 大小：255kb | 下载：0

[VHDL编程] clk_even

说明：利用FPGA编写的通用的偶分频，适合初学者使用-Even general division
<林迷糊> 在 2025-08-08 上传 | 大小：255kb | 下载：0

[VHDL编程] comparator

说明：a vhdl code for comparator
<maleki > 在 2025-08-08 上传 | 大小：255kb | 下载：0

[VHDL编程] CNT12

说明：运用VHDL语言编写的可实现12进制的计数器。(A 12 - scale counter written in VHDL.)
<wo1582145 > 在 2025-08-08 上传 | 大小：255kb | 下载：0