[VHDL编程] data_interleaver_ise10migration

说明：ofdm通信系统交织的Verilog实现，源码中有两个错误，第二处少了一个begin 第一处为全角半角，自己写一下就行-ofdm data_interleaver
<龚亮> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] Para_to_Seril

说明：用VHDL实现串并变换的程序，FPGA测试成功，正确变换。-String with VHDL implementation and transformation procedures, FPGA test successfully, the correct transformation.
<陈言> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] ex9

说明：一个I2C通信协议的verilog代码，开发环境是Quartus 2,产生结果在数码管上显示-I2C communication protocol of a verilog code, development environment is Quartus 2, produce the results shown in the digital control
<周琼> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] verilogvga

说明：基于spartan3e的vga程序，测试通过，在屏幕上显示大小矩形-Based on the vga spartan3e procedures, tests passed, the size of the rectangle on the screen
<zhangjian> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] DSP_h264_VariableBlockSize

说明：這是用verilog HDL實現H.264可變block大小的源碼。為了使其能在FPGA上運作，還加入了我自己的改善。-A verilog HDL code for H.264 with variable block size and my own improvement.
<Chung-Hao Wu> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] good

说明：i am a vlsi verilog enginner
<karthi> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] EX6

说明：这是一个用Verilog语言编写的一组程序，主要是熟悉开发板的应用，以及verilog语言-This is a Verilog language with a set of procedures, mainly familiar with the application development board, and the verilog language
<wanglixia> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] 8X8LED_verilog_fpga

说明：8*8的LED 用VERILOG 写的FPGA，程序，这可是用在最近的项目中，下载用在最近的项目中，请标明出处！-8* 8 LED written with VERILOG FPGA, procedures, and this is used in a recent project, download used in recent projects, please credit!
<曾古与> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] 222

说明：基于FPGA和PCI的Lonworks数据采集卡的设计-Lonworks FPGA and PCI-based Data Acquisition Card
<phi123> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] Verilog-HDL

说明：verilog hdl 初学者入门教程 希望对初学者有所帮助-verilog hdl Beginners want to help beginners tutorial
<叶问> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] Verilog-HDL(HuaWei)

说明：Verilog入门教程，Verilog HDL入门教程（华为）.pdf-Verilog Tutorial
<祖先锋> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] add

说明：加法器的实现，用VHDL/FPGA/Verilog制作的实现的- adding machine use VHDL/FPGA/Verilog
<大梦> 在 2025-06-09 上传 | 大小：256kb | 下载：0