[VHDL编程] Counter

说明：VHDL硬件描述，使用环境为Quartus2 6.1 分别为16进制及60进制计数器的源代码-VHDL hardware descr iption, the use of the environment Quartus2 6.1, respectively, for 16 M and 60 M-ary counter source code
<保密> 在 2025-06-09 上传 | 大小：255kb | 下载：0

[VHDL编程] LPM_ROMsin_signal_generator(12×256)MAX502

说明：基于芯片MAX502的十二位并行DAC芯片的程序，利用FPGA中的ROM查表进行数据存储-Based on 12 of the MAX502 chip DAC chips in parallel procedures, the use of FPGA in the ROM look-up table for data storage
<刘杰> 在 2025-06-09 上传 | 大小：255kb | 下载：0

[VHDL编程] VHDL100

说明：vhdl中最经典的100个例子，通过测试-VHDL the most classic examples of 100, to pass the test
<dollmi> 在 2025-06-09 上传 | 大小：255kb | 下载：0

[VHDL编程] Hardware_Speedup_DSP_FPGA

说明：现场可编程门阵列（FPGA）已经不再单纯应用在芯片与系统之间的直接互联层，在软件无线电（SDR）中，FPGA逐渐用做通用运算架构来实现硬件加速单元，在降低成本和功耗的基础上提升性能表现。SDR调制解调器的典型实现包括通用处理器（GPP）、数字信号处理器（DSP）和FPGA。而且，FPGA架构可以结合专用硬件加速单元，用来卸载GPP或DSP。软核微处理器可以结合定制逻辑，扩展其内核，也可以将分立的硬件加速协处理器添加到系统中。此外，还可将通用布线资源放在FPGA中，这些硬件加速单元可以并行运行，进
<gg> 在 2025-06-09 上传 | 大小：255kb | 下载：0

[VHDL编程] pinlvji

说明：考虑到只基于单片机的频率测量计设计主要是以单片机为基础，原理简单，但由于自身精度问题，测量的范围小。而基于FPGA和单片机结合的频率测量设计主要是以单片机作为系统的主控部件，FPGA完成对时序逻辑控制、计数功能，能较好的利用了FPGA的高精度、高速等方面的优势。-Taking into account only single-chip based on the frequency meter is based on single-chip design based on a simple pri
<xiang> 在 2025-06-09 上传 | 大小：255kb | 下载：0

[VHDL编程] char_7seg

说明：七段数码管显示 显示简单字符 显示0～9数字 循环显示4个字符 -Seven-segment LED display simple characters, 0-9 digital loop display four characters
<maomaoyu> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] lab4_1

说明：时钟同步状态机模块化模板，点击转换信号则转换·至下一状态，设置有按键消颤-Clock synchronization state machine Modular template
<刘天> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] pin

说明：verilog 语言 编写。 实现洗衣机 的倒计时 显示。 以及各种洗衣模式的选择，芯片为ek10tc144-3-verilog language. Achieve washing machine countdown display. Laundry and selecting various modes, the chip is ek10tc144-3
<jianyoung> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] traffic_control

说明：使用状态机实现交通灯控制实现，包括仿真，修改引脚即可使用-The state machine implements traffic light control
<何婷> 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] m19

说明：用VHDL语言实现74LS161的功能，以及用74LS161实现模19计数器的功能(Using VHDL language to achieve the function of 74LS161, as well as using 74LS161 to achieve modulo 19 counter function)
<山丘叶 > 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] Tutorial2

说明：adder4bit scheme, full adder, half adder, and practice
<Brader > 在 2025-06-09 上传 | 大小：256kb | 下载：0

[VHDL编程] fir_interpolation

说明：FIR INTERPOLATION FOR HDL OPTIMIZATION
<dagl91 > 在 2025-06-09 上传 | 大小：256kb | 下载：0