[VHDL编程] 8bit Cpu designing

说明：CPU具有的功能：能完成一些简单的指令 MOV AX,ADDRESS4 --将address4中的内容赋给AX寄存器（在8086/8088汇编语言中称这种寻址方式为直接寻址方式） ADD AX,ADDRESS4 -- 将address4中的内容加到AX寄存器中 SUB AX,ADDRESS4 -- 用address4中的内容减去AX寄存器中的内容 OUT -- 输出AX寄存器中的内容 HLT
<kinglord2006@sina.com> 在 2011-11-26 上传 | 大小：101kb | 下载：0

[VHDL编程] NO_2_ColorLight

说明：这个是vhdl的彩灯实例程序，里面涵盖了48种的彩灯变化，通过了maxplus的验证，并且在机上实验通过-this is the Lantern example VHDL procedures inside covers 48 species of Carnival changes adopted maxplus certification, and the plane through experiments
<何蓥> 在 2025-06-09 上传 | 大小：101kb | 下载：0

[VHDL编程] Quaalu

说明：ALU算术逻辑单元的简单实现,利用VHDL语言编写,可进行加法,减法,以及位的左右移动,只需一个时钟脉冲-ALU arithmetic logic unit to achieve a simple, using VHDL language, can be additive, subtractive, and the place and move around only one clock pulse
<Jake> 在 2025-06-09 上传 | 大小：101kb | 下载：0

[VHDL编程] zishiyingfenpin

说明：我的学习经验，一种自适应分频及分频方法的实现，很好用的哦-my learning experience, an adaptive frequency-frequency method and the realization of the good, oh
<孔标> 在 2025-06-09 上传 | 大小：101kb | 下载：0

[VHDL编程] verilog

说明：verilog设计练习进阶,针对的读者是 verilog hdl的初学者。-Advanced Verilog design practice, in view of the reader is beginner verilog hdl.
<xuping> 在 2025-06-09 上传 | 大小：101kb | 下载：0

[VHDL编程] fpga-2

说明：这是我写的一个关于fpga verilog的程序希望有对初学着有帮助
<甘同同> 在 2025-06-09 上传 | 大小：101kb | 下载：0

[VHDL编程] fpga-jpeg

说明：jepg verilog example
<展望> 在 2025-06-09 上传 | 大小：101kb | 下载：0

[VHDL编程] fpgajpeg

说明：基于FPGA的JPEG图像压缩芯片设计 -FPGA-based JPEG image compression chip design
<倪德> 在 2025-06-09 上传 | 大小：101kb | 下载：0

[VHDL编程] multiplier

说明：该乘法器是由8位加法器构成的以时序方式设计的8位乘法器。 其乘法原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全零相加，直至被乘数的最高位。-The multiplier is 8-bit adder consisting of time-series design to the 8-bit multiplier. The multiplication principle is: the sum of multiplica
<lsp> 在 2025-06-09 上传 | 大小：101kb | 下载：0

[VHDL编程] fpga_jpeg

说明：图像jpeg压缩算法,用verilog HDL在FPGA上的实现 -Jpeg image compression algorithm, using verilog HDL Implementation in FPGA
<沧海一笑> 在 2025-06-09 上传 | 大小：101kb | 下载：0

[VHDL编程] DES算法的verilog实现

说明：用verilog实现的DES算法。模块划分详细。可以用modelsim验证。
<cjc87267137> 在 2013-07-03 上传 | 大小：100.64kb | 下载：0

[VHDL编程] QPSK_v

说明：1-bit QPSK code for verilog.
<Kashif> 在 2025-06-09 上传 | 大小：100kb | 下载：0