[VHDL编程] hdlc_latest

说明：hdlctest负责HDLC编码,wishone接口，包括插0，FIFO-hdlctest responsible for the HDLC encoding, wishone interface, including the inserted 0, FIFO, etc.
<wgy596> 在 2025-12-23 上传 | 大小：450kb | 下载：0

[VHDL编程] uart

说明：232串口，我见过的最好的一个VERILOG描述的串口程序-232, one of the best I' ve ever seen descr iption of the serial program VERILOG
<wgy596> 在 2025-12-23 上传 | 大小：2.46mb | 下载：0

[VHDL编程] spi_dac

说明：driver for spi DAC in VHDL
<Hung > 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] RsEncoder

说明：RsEncoder代码，实现一般的rs编码-RsEncoder code to achieve the general coding rs
<Edison> 在 2025-12-23 上传 | 大小：296kb | 下载：0

[VHDL编程] Wiley.Advanced.FPGA.Design.Jun.2007

说明：Advanced design for VHDL language
<Hung > 在 2025-12-23 上传 | 大小：5.41mb | 下载：0

[VHDL编程] dvf

说明：基于VHDL语言关于分频器进行基本设计，简单易懂-Divider based on VHDL, the basic design, easy to understand
<孙莉萍> 在 2025-12-23 上传 | 大小：157kb | 下载：0

[VHDL编程] New-Folder

说明：the VHDL documents-the VHDL documents!!!!!
<Neo> 在 2025-12-23 上传 | 大小：7.28mb | 下载：0

[VHDL编程] ECC_4_29

说明：优化的163位ECC 公钥生产（点乘）模块，40us-ECC public key 163 optimized production (the dot) module, 40us
<余振华> 在 2025-12-23 上传 | 大小：17kb | 下载：0

[VHDL编程] shape

说明：实现梯形滤波，对于输入为指数函数的类型。希望能够对你有帮助-tixing filter。hoping it will do help to you.
<王玉伟> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] Desktop

说明：用MATLAB产生FFT的变化 以最简单的方式实现-FFT using MATLAB changes produced in the most simple way to achieve
<崔专家> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] vspi_for

说明：用VERILOG编写的SPI通信源码，很好很齐全，可以很容易地修改到自己的产品上-SPI communication with the VERILOG source code written in, nice and complete, you can easily modify to their own products
<顾善昉> 在 2025-12-23 上传 | 大小：7kb | 下载：0

[VHDL编程] test_mac_loopback

说明：用来测试MAC地址回环的VERILOG程序，可以继续完善它-Loop used to test the MAC address of the VERILOG program, you can continue to improve it
<顾善昉> 在 2025-12-23 上传 | 大小：1kb | 下载：0