[VHDL编程] use~Verilogtocontrol~FPGASDRAM

说明：介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器的设计方法，使用该方法实现的控制器可非常方便地对SDRAM进行控制。-Describes the characteristics and working principle of SDRAM, we propose a FPGA-based SDRAM controller design method, using the method of the controller can easily control the SD
<林曉彬> 在 2025-06-07 上传 | 大小：119kb | 下载：0

[VHDL编程] teach~verilog

说明：相當完整的VERILOG教程~對初學者或工程師均有不少的助益-Very complete tutorial- for beginners or VERILOG engineers have a lot of help
<林曉彬> 在 2025-06-07 上传 | 大小：3.98mb | 下载：0

[VHDL编程] cordicxilinx

说明：cordic algo in xilinx
<prakruti> 在 2025-06-07 上传 | 大小：322kb | 下载：0

[VHDL编程] DDS

说明：VHDL实现谐波检测信号发生的DDS. 同时发出正弦波，三角波，正弦波2倍频后的方波。波形频率相位可调。-VHDL implementation of harmonic detection signal of the DDS. Also issued a sine wave, triangle wave, sine wave, after square-wave frequency 2. Phase adjustable frequency waveform.
<徐博> 在 2025-06-07 上传 | 大小：17kb | 下载：0

[VHDL编程] Quartus_IIuserbook

说明：非常棒的一本Quartus_II进行FPGA设计的使用指南，里面设计步骤要点详细，讲解通俗易懂，最关键的是图示非常详尽。绝对值得下载。你懂得！-Great a Quartus_II for FPGA design guide, which details the design steps points to explain the easy to understand, the key is shown in great detail. Definitely worth downloading.
<徐博> 在 2025-06-07 上传 | 大小：5.64mb | 下载：0

[VHDL编程] time

说明：几篇解读FPGA内部时序问题的好文章，从最近本的Tco,Tsu，Th等入门。一直到如何对时序进行约束，如何处理各种影响FPGA时钟的因素。如何读懂时序图（Interpreting the Timing Diagram） -FPGA internal timing problems read several good articles, from the most recent of Tco, Tsu, Th and other entry. How the timing has to be co
<徐博> 在 2025-06-07 上传 | 大小：3.42mb | 下载：0

[VHDL编程] RS_232

说明：VHDL实现RS232串口通信，压缩包内有完整的quartus2工程，由顶层，波特率，发送，接收四个模块构成。外部电路只需要一片MAX232就能与串口助手或单片机通信。-VHDL implementation of RS232 serial communication, compressed within a complete quartus2 project from the top, baud rate, send, receive four modules. External circui
<徐博> 在 2025-06-07 上传 | 大小：394kb | 下载：0

[VHDL编程] VHDL_Testbench

说明：Altera官方的VHDL_Testbench教程,想学怎么写Testbench的话,强烈建议看一看。（英文的文档，不过都不难。耐心看完吧！）-Altera official VHDL_Testbench tutorial, want to learn how to write Testbench, then strongly recommended that a look. (English document, but are not difficult. The patience to re
<徐博> 在 2025-06-07 上传 | 大小：314kb | 下载：0

[VHDL编程] daima

说明：VHDL数字时钟而服务而过分为二分给他沃尔夫-VHDL digital clock
<韩雪> 在 2025-06-07 上传 | 大小：3kb | 下载：0

[VHDL编程] cu

说明：基于quartus的CPU设计中核心部件，控制存储器的架构-Quartus CPU design based on the core components, control memory architecture
<liu> 在 2025-06-07 上传 | 大小：434kb | 下载：0

[VHDL编程] exor1

说明：EXOR VHDL Sourcecode
<zipripper> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] test

说明：verilog Terasic grants permission to use and modify this code for use in synthesis for all Terasic Development Boards and Altrea Development Kits made by Terasic. Other use of this code, including the selling ,duplication, or modification of
<詹龙> 在 2025-06-07 上传 | 大小：2kb | 下载：0