[VHDL编程] calc

说明：用FPGA设计的简易计算器,包括按键模块,数码管模块-Use the FPGA design simple calculator, including key module, digital tube module
<dong liang ti> 在 2025-11-22 上传 | 大小：2.75mb | 下载：0

[VHDL编程] Clock_1602

说明：基于FPGA的1602时钟显示,驱动1602显示时钟,矩阵键盘调时-1602 FPGA-based clock display, clock display driver 1602, when the transfer matrix keyboard
<dong liang ti> 在 2025-11-22 上传 | 大小：28kb | 下载：0

[VHDL编程] i2c_lattice

说明：I2C salve 從控制器vhdl模組模擬模組-I2C slave simulation model for I2C serial controller
<stevenshen> 在 2025-11-22 上传 | 大小：97kb | 下载：0

[VHDL编程] AHB_APB_leon_1.tar

说明：for ahb with apb using leon
<a> 在 2025-11-22 上传 | 大小：18kb | 下载：0

[VHDL编程] seqbet

说明：10011序列检测器，verilog语言编写的检测器-10011 sequence detector
<gaochunjia> 在 2025-11-22 上传 | 大小：107kb | 下载：0

[VHDL编程] fangbo

说明：关于方波发生器的VHDL代码，用rom表装载数据然后AD转换-Katanami the code generators vhdl
<张陈梅> 在 2025-11-22 上传 | 大小：41kb | 下载：0

[VHDL编程] 422

说明：422：实现232数据通过3160芯片转变为422数据,本程序通过编写422协议的VHDL程序达到转变的功能-422 ： 232 according to the realization by 3160 chips into 422, this program written agreement by 422 vhdl procedures to change function
<wujian> 在 2025-11-22 上传 | 大小：7.13mb | 下载：0

[VHDL编程] FPGA-frequency-measure

说明：这是利用FPGA来测量频率的，利用等精度测量的方法进行的，然后把数据传到单片机上显示出来。-This is used to measure the frequency of the FPGA, using methods such as precision measurement, and then transmitted the data displayed on the chip.
<yhh> 在 2025-11-22 上传 | 大小：397kb | 下载：0

[VHDL编程] phase_FPGA

说明：这是利用FPGA来测量频率的，把两路信号经过异或后变成方波，然后测高脉宽的个数和整个周期的脉宽数，算出占空比即相位，最后把数据传到单片机上显示出来。-This is used to measure the frequency of the FPGA, the two signals through different or later into a square wave, and then measured the number of high-pulse width and the cycl
<yhh> 在 2025-11-22 上传 | 大小：352kb | 下载：0

[VHDL编程] Comparison

说明：VHDL，verilog and SystemVerilog的优缺点说明-Comparison of VHDL, Verilog and SystemVerilog.pdf
<张欣> 在 2025-11-22 上传 | 大小：58kb | 下载：0

[VHDL编程] fpga_bottom

说明：fpga 按键编程技巧 一键脉冲型，单键复用等按键的编程方法-fpga programming skills a key pulse button type, one-touch key programming reuse methods such as
<苟黎明> 在 2025-11-22 上传 | 大小：400kb | 下载：0

[VHDL编程] add4

说明：四位加法器verilog源代码，经过modelsim仿真验证正确，用ISE7.1i以上版本打开工程文件。-Four adder verilog source code, right after the modelsim simulation with ISE7.1i later open the project file.
<翁开胜> 在 2025-11-22 上传 | 大小：127kb | 下载：0