[VHDL编程] timer

说明：verilog秒表fpga 4位数码管显示-verilog digital display stopwatch 4
<刘欣> 在 2025-06-07 上传 | 大小：2kb | 下载：0

[VHDL编程] r232

说明：verilog下fpga串口，波特率115200，与PC通信-Under verilog fpga serial port, baud rate 115200, and PC communication
<刘欣> 在 2025-06-07 上传 | 大小：7kb | 下载：0

[VHDL编程] Four-binary-adder

说明：程序1：4位二进制加法计数器（EDA实验中用到的)-Four binary adder
<denwei0011> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] 1212

说明：由八位加法器构成的以时序逻辑方式设计的八位乘法器-Adder composed of eight logical way to sequence the eight multiplier design
<denwei0011> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-language

说明：用VHDL语言完成4位锁存器、测频控制器的设计-VHDL language to complete 4-bit latch, the measured frequency controller design
<denwei0011> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] Analog-to-digital-converter

说明：模数转化器，64位双精度的模拟输入值，16位数字输出-Analog to digital converter, 64-bit double-precision analog inputs, 16 digital outputs
<chenxuying> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] duble-process-lock

说明：编写由两个主控进程构成的与上述功能相同的符号化Moore型有限状态机-The process of writing composed by two main control functions with the same symbol of Moore-type finite state machine
<denwei0011> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] State-machine-programming

说明：状态机编程 实验内容 1. Gray 编码和One-hot 编码两种状态机； 2. 触发器部分和组合逻辑部分结合与分开两种状态机。 -State machine programming experiment content 1. Gray coding and encoding two One-hot state machine 2 trigger part and the combinational logic part of the combination of t
<张云> 在 2025-06-07 上传 | 大小：170kb | 下载：0

[VHDL编程] MousePS_2

说明：实现了一个PS-2接口的鼠标接口初始化，和X，Y坐标以及左右按键信息的读取-Implements a PS-2 interface, mouse interface initialization, and X, Y coordinates as well as key information about the reading
<张翰天> 在 2025-06-07 上传 | 大小：2.17mb | 下载：0

[VHDL编程] 4_4jianpan

说明：实现4*4键盘扫描的源程序，能够按对应的案件控制对应的LED灯。-Realize 4* 4 keyboard scan the source program, can press the corresponding case control the corresponding LED lamp.
<xiaoyuhan> 在 2025-06-07 上传 | 大小：418kb | 下载：0

[VHDL编程] LCD

说明：It is source code of Timer used LCD module
<Spizero> 在 2025-06-07 上传 | 大小：2kb | 下载：0

[VHDL编程] Cordic

说明：Cordic algorithm in VHDL
<Spizero> 在 2025-06-07 上传 | 大小：1kb | 下载：0