[VHDL编程] altera_lib

说明：实现基于VHDL语言的8b10b编解码器，在altera平台得到验证。-8b10b VHDL language-based codec, in altera platform to be validated.
<李嘉洁> 在 2025-11-22 上传 | 大小：17kb | 下载：0

[VHDL编程] filter

说明：关于数字滤波器的FPGA实现,基于Verilog语言的,对研究滤波器的有一定帮助!-FPGA implementation of digital filters, based on the Verilog language, the study of the filter of some help!
<baomeng> 在 2025-11-22 上传 | 大小：2kb | 下载：0

[VHDL编程] filter

说明：数字滤波器的verilog语言实现,对初学FPGA的有一定帮助。-Digital filter verilog language, the beginner will definitely help the FPGA.
<baomeng> 在 2025-11-22 上传 | 大小：1kb | 下载：0

[VHDL编程] filter

说明：数字滤波器的FPGA实现，基于Verilog语言的编程，利于初学者参考学习！-Digital filter FPGA, Verilog language-based programming, which will help beginners learn reference!
<baomeng> 在 2025-11-22 上传 | 大小：1kb | 下载：0

[VHDL编程] filter

说明：分享数字滤波器的FPGA实现，基于Verilog语言的硬件描述，如果你想在FPGA上实现，会很有用的哦-Share digital filter FPGA implementation based on Verilog hardware descr iption language, if you want to achieve in the FPGA, will be very useful oh ...
<baomeng> 在 2025-11-22 上传 | 大小：8kb | 下载：0

[VHDL编程] FIR

说明：程序对规律的正弦输入和随机的输入进行相同的166阶FIR滤波。输出滤波后结果。-Program of regular sinusoidal input and random input for the same 166-order FIR filter. Output filtered result.
<汤博> 在 2025-11-22 上传 | 大小：7kb | 下载：0

[VHDL编程] prog_counter_verilog

说明：veilog下的程序存储器的程序，可以实现存储和进位等功能-veilog under the program memory, can store and carry other functions
<matin> 在 2025-11-22 上传 | 大小：33kb | 下载：0

[VHDL编程] transiver-

说明：implementation of receiver and transmitter by fsm template.
<ali> 在 2025-11-22 上传 | 大小：1kb | 下载：0

[VHDL编程] LCD-display-stopwatch

说明：用c语言写的程序，用单片机实现LCD 显示秒表的功能-With c language program, with MCU function LCD display stopwatch
<小风> 在 2025-11-22 上传 | 大小：21kb | 下载：0

[VHDL编程] cycloneIII.schematics

说明：ep3c120f780c7 dsp development board scehmatics
<dileepkumar> 在 2025-11-22 上传 | 大小：1.12mb | 下载：0

[VHDL编程] Verilog

说明：一本很好的学习FPGA的资料，主要讲verilog语言。-A good learning FPGA information, mainly about verilog language.
<潘秋丰> 在 2025-11-22 上传 | 大小：1.25mb | 下载：0

[VHDL编程] ethernet10-100M-IP-core

说明：以太网10-100M IP核Verilog源码，可综合-Ethernet 10-100M IP core Verilog source code can be integrated
<owen> 在 2025-11-22 上传 | 大小：723kb | 下载：0