[VHDL编程] Hex2Verilog

说明：《基于VHDL的FPGA与NIOS II实例精炼》第十八章 UART核的应用 - 视... -《基于VHDL的FPGA与NIOS II实例精炼》第十八章 UART核的应用- 视...
<liang> 在 2025-06-22 上传 | 大小：20kb | 下载：0

[VHDL编程] trafficlight

说明：基于FPGA的交通的verilog语言设计，包括红黄绿三种灯，东西为一个方向，南北为一个方向，分别有倒计时-FPGA-based traffic verilog language design, including the red yellow and green three lights, something in one direction, a north-south direction, respectively, the countdown
<柳沐璇> 在 2025-06-22 上传 | 大小：9kb | 下载：0

[VHDL编程] led

说明：基于FPGA的verilog语言的10种流水灯的设计报告，有相应的方框图和具体的程序解释-FPGA-based verilog language of the 10 water light design report, there is a corresponding block diagram and detailed explanation of the procedures
<柳沐璇> 在 2025-06-22 上传 | 大小：87kb | 下载：0

[VHDL编程] frequence-measure

说明：频率测量及方波占空比测量 频率测量及方波占空比测量-frequence measure
<kaikai> 在 2025-06-22 上传 | 大小：4.37mb | 下载：0

[VHDL编程] djdplj

说明：等精度频率计测量 输入标准频率信号和输入信号，在闸门时间内对其进行测量-And other precision frequency standards for measuring the input frequency signal and the input signal, the gate time to measure its
<kaikai> 在 2025-06-22 上传 | 大小：508kb | 下载：0

[VHDL编程] dso

说明：基于fpga的简易数字存储示波器设计，包含采样，检测触发，波形存储等模块功能-Fpga-based design of simple digital storage oscilloscope, including sampling, testing the trigger, waveform storage module functions
<kaikai> 在 2025-06-22 上传 | 大小：875kb | 下载：0

[VHDL编程] serial

说明：简单串口收发程序，完成串口数据收发，波特率9600bps-A Simple Transceiver Program
<damien> 在 2025-06-22 上传 | 大小：508kb | 下载：0

[VHDL编程] fibonacci_matlab_verilog

说明：使用Matlab和Verilog实现fibonacci序列，包括源代码和testbench-use matlab and verilog to realize fibonacci sequence,including source code and testbench
<fc> 在 2025-06-22 上传 | 大小：224kb | 下载：0

[VHDL编程] i2c

说明：基于fpga的i2c接口模块设计，属于商业版本，利用状态机完成设计-The i2c interface module based fpga designs, a commercial version, using the state machine to complete the design
<kaikai> 在 2025-06-22 上传 | 大小：767kb | 下载：0

[VHDL编程] 20110126113917873

说明：A/D转换芯片TLC2543的verilog编程，根据TLC5243的datasheet编写，程序简单，结构清晰，可以借鉴应用-A/D converter chip TLC2543 the verilog programming
<> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[VHDL编程] DK-ECP3-SERDES-010

说明：为verilog 的SERDES 使用程序。可以实现高速串行接口数据通信，时钟还原。-Verilog program for the use of the SERDES. For high-speed serial interface data communications, clock restoration.
<fpga_cn> 在 2025-06-22 上传 | 大小：6.04mb | 下载：0

[VHDL编程] velocity_Verilog

说明：速度表（velocity）要求：1．显示汽车Km/h数；2．车轮每转一圈，有一传感脉冲；每个脉冲代表1m的距离；3．采样周期设为10s； 4．要求显示到小数点后边两位；5．用数码管显示；6. 最高时速小于300Km/h。（约为83.3m/s） -use verilog to realize velocity
<fc> 在 2025-06-22 上传 | 大小：52kb | 下载：0