[VHDL编程] MSB_search_verilog

说明：使用Verilog实现16位数据最高有效位的查找-use verilog to search msb of 16 bits data
<fc> 在 2025-06-20 上传 | 大小：128kb | 下载：0

[VHDL编程] The-Verilog-Hardware-Description-Language-5E-(Tho

说明：The Verilog Hardware Descr iption Language 5E (Thomas & Moorby)
<Jo> 在 2025-06-20 上传 | 大小：7mb | 下载：0

[VHDL编程] FPGA-Prototyping-by-VHDL-Example

说明：FPGA Prototyping by VHDL Example
<Jo> 在 2025-06-20 上传 | 大小：16.04mb | 下载：0

[VHDL编程] fpga_ads8364

说明：fpga控制ti的多通道高精度ad芯片ads8364的verilog源码-fpga multi-channel high-precision control ti ad-chip ads8364 the verilog source code
<求求> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] fre_counter

说明：用verilog实现的确数字频率计,内部含有各个功能模块-Verilog implementation is actually using digital frequency meter
<nsh> 在 2025-06-20 上传 | 大小：55kb | 下载：0

[VHDL编程] top

说明：在ISE环境里，用verilog语言编写得数码管显示程序，能动态计数-In the ISE environment, use the verilog language digital display program was able to dynamically count
<厉恩鹏> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] cpld

说明：通过单片来控制CPLD，从而达到 扩增引脚功能-Through the single chip to control CPLD, so as to achieve the amplification pins function
<林晓麒> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] DDS

说明：dds实现正弦波vhdl dds宏功能模块 实现各种波形-sine vhdl dds dds achieve macro modules to achieve a variety of waveforms
<里吗> 在 2025-06-20 上传 | 大小：510kb | 下载：0

[VHDL编程] s25fl040a

说明：ST S25FL040 Sefial Flash Verilog Model
<damorzio> 在 2025-06-20 上传 | 大小：8kb | 下载：0

[VHDL编程] rc5

说明：RC5 Decoder VHDL Source Code Ir Remocon Code Decoder
<damorzio> 在 2025-06-20 上传 | 大小：4kb | 下载：0

[VHDL编程] UCOS_II-transplant

说明：uCOS_II 在NiosII处理器上的移植过程以及全部源代码-uCOS_II NiosII processor in the transplant process and the full source code
<> 在 2025-06-20 上传 | 大小：386kb | 下载：0

[VHDL编程] LchmQuartus

说明：VHDL LCHM signal Quartus 90.
<Booda> 在 2025-06-20 上传 | 大小：265kb | 下载：0