[VHDL编程] v_fifo16

说明：VHDL ystem will automatically delete the directory of debug and release, so please do not put files on these two directory.
<evgen> 在 2025-06-04 上传 | 大小：2kb | 下载：0

[VHDL编程] MCU8051

说明：FPGA中的MCU8051最小系统，采用verilog语言编写的-The MCU8051 FPGA smallest system, the verilog language preparation
<蒲公英> 在 2025-06-04 上传 | 大小：5.87mb | 下载：0

[VHDL编程] f_measure_3

说明：示波器源程序，由quartus9.1编写，verilog语言支持。采样频率为1M等效采样速率可以到200M-Oscilloscope source code, written by the quartus9.1, verilog language support. Sampling frequency of 1M to 200M equivalent sampling rate can
<欧阳锋> 在 2025-06-04 上传 | 大小：11.4mb | 下载：0

[VHDL编程] fpga_assignment1

说明：这是由简单串行转并行的一个verlog程序，还带testbench，有一张仿真的图片在里面。软件用的是Quartus II9.1 Web Edition。-This is from the simple serial turn a verlog parallel programs, but also bring testbench, and a simulation pictures in it. Software is used II9.1 Web Quartus happen.
<cpu> 在 2025-06-04 上传 | 大小：428kb | 下载：0

[VHDL编程] decimal_divider20110411

说明：这是一个经过验证的精极的除法程序，实现的是有小数的除法。欢迎大家下载-This is a proven very fine division process to achieve is to have a decimal division. Welcome to download
<gaod> 在 2025-06-04 上传 | 大小：197kb | 下载：0

[VHDL编程] zuhe

说明：这个是12位的除法器，进过验证的，verilog程序，应用组合逻辑，欢迎下载-This is 12-bit divider, been to verification, verilog, application logic combinations are welcome to download
<gaod> 在 2025-06-04 上传 | 大小：1kb | 下载：0

[VHDL编程] DAC908-AM-FM--sinsin

说明：基于FPGA的DDS发生器以及AM、FM模拟调制-The DDS generator and FPGA-based AM, FM analog modulation
<xuexun> 在 2025-06-04 上传 | 大小：1.6mb | 下载：0

[VHDL编程] the-keys

说明：按键发送数据程序,四个按键，依次通过串口发送16进制的80，81，82，83-the keys
<骆郑钧> 在 2025-06-04 上传 | 大小：371kb | 下载：0

[VHDL编程] UP-CUP-FPGA2C35-II

说明：UP-CUP FPGA2C35-II平台使用说明书，用于博创嵌入式实验平台-UP-CUP FPGA2C35-II platform manual, embedded test platform for Borch
<骆郑钧> 在 2025-06-04 上传 | 大小：4.57mb | 下载：0

[VHDL编程] Single-port-RAM-

说明：单口RAM带CLR信号的verilog程序。很详细的.-Single-port RAM with a CLR signal
<赵峰> 在 2025-06-04 上传 | 大小：1.07mb | 下载：0

[VHDL编程] adc_verilog

说明：用verilog编写的ADC控制接口，只需根据具体ADC器件的时序图修改代码就可运行。-ADC prepared with verilog control interface, just depending on the ADC timing diagram of the device can modify the code to run.
<yhb> 在 2025-06-04 上传 | 大小：114kb | 下载：0

[VHDL编程] lift_verilog

说明：用verilog实现的电梯控制器，代码中有详细的注释说明，是学习rtl设计很好的资料-The elevator controller using verilog implementation, the code has detailed notes, is good datum to learn rtl design
<> 在 2025-06-04 上传 | 大小：11kb | 下载：0