[VHDL编程] beep_v

说明：1本工程主要是设计一个嗡鸣器的控制模块。 2通过TAG口把beep.sof下载到FPGA后，嗡鸣器就会有声音发出-A project is to design a buzz of the control module. 2 by TAG mouth to beep.sof downloaded to the FPGA, the device will have a buzz sound issue
<merlin> 在 2025-06-13 上传 | 大小：89kb | 下载：0

[VHDL编程] I2C_v

说明：本工程主要是介绍操作一个I2C总线接口的EEPROM AT24C08的方法，使用户了解I2C总线协议和读写方法。 2、通过JTAG口把I2C_FPGA.sof下载到FPGA后，请先长按reset按键大约1秒左右，以进行初始化。按一下实验板上的KEY1键，计数器加1计算，并把计算结果写入EEPROM，并同时显示在数码管最低位，按KEY0把EEPROM的数据读取出来，并显示在数码管上。-Operation of this project is to introduce an I2C bus inte
<merlin> 在 2025-06-13 上传 | 大小：1.13mb | 下载：0

[VHDL编程] PS2_v

说明：1、本工程主要是设计一个键盘的控制模块，2、把键盘链接到实验板上，通过JTAG口把PS2.sof下载到FPGA后，在键盘上的输人则会在实验板上的数码管显示相应的ACSII码。-1, this project is to design a keyboard of the main control module, 2, the keyboard linked to the experimental board through the JTAG port to PS2.sof downloaded t
<merlin> 在 2025-06-13 上传 | 大小：236kb | 下载：0

[VHDL编程] test_42(NEW)

说明：verilog矩阵键盘扫描程序,编写简单易懂，4X4矩阵键盘读取，比通常的编写更加简单-verilog matrix keyboard scanner, writing easy to understand, 4X4 matrix keyboard to read, write more than the usual simple
<> 在 2025-06-13 上传 | 大小：317kb | 下载：0

[VHDL编程] uart_verilog

说明：本工程主要是设计UART接收模块,UART发送模块以及通过COM口接收数据后又发送给PC的uart模块。-The project is mainly designed to UART receiver module, UART transmit module and receive data through COM port and then sent to the PC uart module.
<merlin> 在 2025-06-13 上传 | 大小：99kb | 下载：0

[VHDL编程] test_41(NEW)

说明：verilog点阵显示，编写容易简单，没有普通的程序冗杂，值得借鉴-verilog dot matrix display, easy to write simple, there is no common procedure jumbled, worth learning
<> 在 2025-06-13 上传 | 大小：200kb | 下载：0

[VHDL编程] SOPC

说明：SOPC基础教程，包括FPGA的基本开发流程，并带有两个例程详细说明，以及SOPC的开发流程并带有两个例程加以详细说明-SOPC-based tutorials, including the basic FPGA development process, with a detailed descr iption of two routines, and the SOPC development process and elaborate routines with two
<merlin> 在 2025-06-13 上传 | 大小：2.08mb | 下载：0

[VHDL编程] FPGAaSOPC

说明：FPGA入门教程，介绍了FPGA、SOPC开发基本知识-FPGA Tutorial, presented FPGA, SOPC development of basic knowledge
<changhong> 在 2025-06-13 上传 | 大小：1.44mb | 下载：0

[VHDL编程] 4-20ma---0-10v-LCD

说明：4-20ma application note
<LVNT> 在 2025-06-13 上传 | 大小：54kb | 下载：0

[VHDL编程] 31705301sdram-control-verilog

说明：Summary: InterPreTS (Interaction Prediction through Tertiary Structure) is a web-based version of our method for predicting protein-protein interactions (Aloy and Russell, 2002, Proc. Natl Acad. Sci. USA, 99, 5896-5901). Given a pair of query sequenc
<wx> 在 2025-06-13 上传 | 大小：702kb | 下载：0

[VHDL编程] 83399055ref-sdr-sdram-verilog

说明：Summary: InterPreTS (Interaction Prediction through Tertiary Structure) is a web-based version of our hod for predicting protein-protein interactions (Aloy and Russell, 2002, Proc. Natl Acad. Sci. USA, 99, 5896-5901). Given a pair of query sequences,
<wx> 在 2025-06-13 上传 | 大小：702kb | 下载：0

[VHDL编程] dctidct

说明：dct and idct code for verilog
<kartik> 在 2025-06-13 上传 | 大小：2kb | 下载：0