[VHDL编程] papers_and-c_code_turbo_by_triangle

说明：几篇介绍TURBO码的经典文章，特别适合于turbo研究者，另外还上传了BCJR的c代码实现过程-TURBO code introduced several classic articles, particularly suitable for turbo researchers also uploaded BCJR c code implementation process
<triangel > 在 2025-06-19 上传 | 大小：2.48mb | 下载：0

[VHDL编程] papers_and-c_code_turbo_by_triangle

说明：turbo 码的经典文章 ，对于初学者十分有用，另外还包含了BCJR的C语言实现-turbo codes classic article, very useful for beginners, also includes the C language BCJR
<triangel > 在 2025-06-19 上传 | 大小：2.48mb | 下载：0

[VHDL编程] VGAchardisplay

说明：基于verilog的VGA字符、汉字、图片显示的程序。-Verilog VGA-based characters, Chinese characters, image display program.
<朱晖> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] PCIcontroler-baseedonC

说明：
<朱晖> 在 2025-06-19 上传 | 大小：32kb | 下载：0

[VHDL编程] FPGA-Design-Security-Solution

说明：This document provides a solution to prevent the FPGA designs from being copied. It allows the FPGA design to remain secure even if the configuration bitstream is captured
<Ali> 在 2025-06-19 上传 | 大小：114kb | 下载：0

[VHDL编程] VHDL(0)

说明：Quick introduction to VHDL – basic language concepts – basic design methodology • Use The Student’s Guide to VHDL or The Designer’s Guide to VHDL-Quick introduction to VHDL – basic language concepts – basic design methodology ̶
<Ali> 在 2025-06-19 上传 | 大小：79kb | 下载：0

[VHDL编程] VHDL-(3)

说明：Introduction to the language - simple examples n VHDL’s model of a system
<Ali> 在 2025-06-19 上传 | 大小：65kb | 下载：0

[VHDL编程] VHDL

说明：Introduction to VHDL
<Ali> 在 2025-06-19 上传 | 大小：144kb | 下载：0

[VHDL编程] cnt_for_sim

说明：采用VERILOG语言的计数器的设计，经过前仿和后仿，仿真波形正确，适用于初学者学习VERILOG语言-Using VERILOG design language of the counter, through the imitation of pre-and post-simulation, the simulation waveform is correct, for beginners to learn the language VERILOG
<syai02> 在 2025-06-19 上传 | 大小：333kb | 下载：0

[VHDL编程] mips-cpu

说明：单周期的mips处理器设计，用vhdl语言实现各个模块的功能-Single-cycle mips processor design, using vhdl language functions of each module
<王晓强> 在 2025-06-19 上传 | 大小：115kb | 下载：0

[VHDL编程] tdc

说明：time to digital convertor
<sakthivel.p> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] csa_verilog_rtl

说明：CSA加扰算法verilog实现，代码经过fpga验证，可以正确实现该算法。-CSA verilog rtl codeing
<he> 在 2025-06-19 上传 | 大小：34kb | 下载：0