[VHDL编程] MYCRC

说明：由于altera公司的CRC生成和校验模块不支持本系统使用的Cyclone IV E系列FPGA，因此本文独立设计了CRC模块。该模块的接口与altera公司的CRC模块接口基本一致，能够对16位输入的数据流进行CRC校验码生成和校验。本文采用CRC-CCITT生成项，其表达式为：X16+X12+X5+X0。本模块需要startp信号及endp信号指示数据传输的起始及结束。本模块采用状态机设计，对于数据头和数据尾分别由不同的状态来处理。在本模块中，使用了for循环，这会消耗较多的FPGA资源，但
<陈建> 在 2025-11-22 上传 | 大小：4kb | 下载：0

[VHDL编程] 1

说明：preproc code in vhdl
<prashant ingale> 在 2025-11-22 上传 | 大小：1kb | 下载：0

[VHDL编程] BCD2LED

说明：bcd to led decoder file-bcd to led decoder file..
<praveenkumardr> 在 2025-11-22 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd1602

说明：1602液晶显示控制 verilog程序 -1602 LCD Control verilog
<jordan> 在 2025-11-22 上传 | 大小：1.5mb | 下载：0

[VHDL编程] FPGA_UART

说明：用Verilog语言实现的FPGA UART独立收发模块 思路简单，代码简洁。在Lattice LFE3EA VERSA开发板上验证通过,编译器Lattice Diamond. 功能：串口收到数据后立即回传，此后每一秒串口数据+1再发送。-Using Verilog language independent of FPGA UART transceiver idea is simple, concise code. Development board in Lattice LFE3EA
<朱强光> 在 2025-11-22 上传 | 大小：3kb | 下载：0

[VHDL编程] mean

说明：3x3 Average filter in VHDL
<Gimutsh> 在 2025-11-22 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：EDA用maxplus2开发设计的简易数字钟，适合初学者，vhdL语言-EDA maxplus2 in development and design of simple digital clock, is suitable for beginners, vhdL language
<zzz> 在 2025-11-22 上传 | 大小：383kb | 下载：0

[VHDL编程] cnt24

说明：24进制的VHDL程序，适合EDA初学者使用的基础实验-24 into the system, suitable for beginners program VHDL EDA of fundamental experiment using
<zzz> 在 2025-11-22 上传 | 大小：92kb | 下载：0

[VHDL编程] MAX-PLUS2-instructions

说明：对初学者非常有用的eda软件教程MAX PLUS2使用，迅速上手-For beginners very useful eda software tutorial MAX PLUS2 use, quickly handcuffed
<zzz> 在 2025-11-22 上传 | 大小：930kb | 下载：0

[VHDL编程] 1602lcd

说明：veriog HDL语言实现LCD1602显示-This program can drive the LCD1602 with verilog HDL language
<> 在 2025-11-22 上传 | 大小：625kb | 下载：0

[VHDL编程] ledverilog

说明：通过AS，JTAG通信，基本掌握FPGA的程序烧写构成。-By AS, JTAG communication, basic grasp of programming the FPGA application form.
<周长明> 在 2025-11-22 上传 | 大小：209kb | 下载：0

[VHDL编程] FPGA

说明：组合逻辑电路设计（编码器、译码器），时序电路设计（增计数器），图形设计输入实验 七人表决器设计-Combinational logic circuit (encoder, decoder), sequential circuit design (by counter), graphic design input experimental design of seven voting
<zi> 在 2025-11-22 上传 | 大小：174kb | 下载：0