资源列表

« 1 2 ... .93 .94 .95 .96 .97 2298.99 .00 .01 .02 .03 ... 4310 »

[VHDL编程FPGA-based-system-

说明:此程序实现了基于FPGA的车载DVD位控系统的显示与输出模块的设计。-This program implements an FPGA-based digital control system, Car DVD display and output module design.
<王艳> 在 2025-06-20 上传 | 大小:1kb | 下载:0

[VHDL编程canbus

说明:实现CAN总线的通信,并通过测试验证,用verilog在FPGA上实现-CAN bus communication, and tested to verify that, in the FPGA using verilog
<李娜> 在 2025-06-20 上传 | 大小:843kb | 下载:0

[VHDL编程Car-DVD

说明:本程序实现了基于FPGA的车载DVD位控系统各个模块的设计与分析,最终实现仿真。-Realized by the FPGA-based digital control system, Car DVD design and analysis of each module, and ultimately the simulation.
<王艳> 在 2025-06-20 上传 | 大小:818kb | 下载:0

[VHDL编程risc8

说明:采用sparten3设计的一个8为risc指令集软核,是学习微处理器设计的好材料。-Design using an 8 sparten3 risc instruction set for the soft-core, microprocessor designs is a good learning material.
<stonestrong> 在 2025-06-20 上传 | 大小:136kb | 下载:0

[VHDL编程LED

说明:基于Verilog小程序,在LED上交替、轮显爱心形状-display on LED
<郝宇> 在 2025-06-20 上传 | 大小:1kb | 下载:0

[VHDL编程alu_ocle

说明:Unidad Aritmético Lógica
<melanie> 在 2025-06-20 上传 | 大小:2kb | 下载:0

[VHDL编程48_order-FIR-filter-with-8-folder

说明:该代码是设计一个48阶FIR滤波器的文档,该设计方案主要运用了数字信号处理VLSI实现中的折叠的方式。-The code is a 48-order FIR filter design document, the main use of the design of VLSI implementation of digital signal processing in the way of folding.
<shenjian> 在 2025-06-20 上传 | 大小:775kb | 下载:0

[VHDL编程gcd_performence

说明:基于流水线设计的性能优先的gcd算法的verilog 代码 频率可达500M-based pipeline design gcd for high clock
<youyou> 在 2025-06-20 上传 | 大小:3kb | 下载:0

[VHDL编程gcd

说明:分别基于功耗优先和性能优先的欧几里得求最大公约数算法 包括说明文档-based performence and power design for gcd cotain the instruction word
<dan chen> 在 2025-06-20 上传 | 大小:31.25mb | 下载:0

[VHDL编程Graphic_LCD

说明:Monochrome Display driver
<sreeharsha> 在 2025-06-20 上传 | 大小:10kb | 下载:0

[VHDL编程CPLD

说明:verilog编写的加减6路可逆计数器,用于FPGA对6路脉冲信号的计数-verilog written addition and subtraction 6 way reversible counter for FPGA on the 6-channel pulse count
<zhangshaobo> 在 2025-06-20 上传 | 大小:939kb | 下载:0

[VHDL编程lcd_dsp

说明:verilog编写的串口和液晶驱动的程序。FPGA接收串口的数据,然后在液晶上显示,用的是黑金开发板。-verilog prepared by the serial and the LCD driver program. FPGA receives serial data, and then in the liquid crystal display, with the black gold development board.
<zhangshaobo> 在 2025-06-20 上传 | 大小:24.11mb | 下载:0
« 1 2 ... .93 .94 .95 .96 .97 2298.99 .00 .01 .02 .03 ... 4310 »

源码中国 www.ymcn.org