[VHDL编程] taxi_1

说明：出租车计价系统时序仿真，用ise进行调试，分模块编写-Taxi meter time sequence emulation
<朱捷> 在 2025-06-20 上传 | 大小：164kb | 下载：0

[VHDL编程] CCD285_DRIVER_11927

说明：a ccd driver code,wirte in verilog,there are some error in the timing analyzer in the report after full compiled ,but the wafes on oscillograph are successful
<jldeng> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] Monitor_LRRV

说明：Quick test to handle VGA monitor enabling four colors on screen, Verilog Code Source using internal 50MHz clock signal.
<luis> 在 2025-06-20 上传 | 大小：2.03mb | 下载：0

[VHDL编程] comparator_4bit

说明：Basic 4-bit Comparator project in verilog
<luis> 在 2025-06-20 上传 | 大小：2.86mb | 下载：0

[VHDL编程] decoder_bcd7seg

说明：Basic 7-segment decoder for Verilog
<luis> 在 2025-06-20 上传 | 大小：2.89mb | 下载：0

[VHDL编程] ones_counter

说明：Ones counter for Verilog, basic project for Altera FPGA
<luis> 在 2025-06-20 上传 | 大小：2.9mb | 下载：0

[VHDL编程] MHLtest

说明：简易CPU的设计仿真，包括简单的加减乘除的运算-design of a simple CPU
<马红丽> 在 2025-06-20 上传 | 大小：20.62mb | 下载：0

[VHDL编程] Uart0

说明：在uC/OS环境下实现arm7实现串口通信-serial communication for arm 7
<harold> 在 2025-06-20 上传 | 大小：210kb | 下载：0

[VHDL编程] The-8-down-counter-design

说明：带异步复位和计数使能控制的8位二进制减法计数器设计-With asynchronous reset and the count enable control 8 bit binary subtraction counter design
<于永远> 在 2025-06-20 上传 | 大小：677kb | 下载：0

[VHDL编程] VGAHIGH

说明：640*480分辨率直接写屏幕，使用BorlandC++3.1开发-640* 480 screen resolution direct write, use BorlandC++3.1 development
<hanjing> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] fpga

说明：FPGA实验案例，包含十个实验：数字钟，计时器等-FPGA test case, consists of ten experiments: digital clock, timer, etc.
<舟舟> 在 2025-06-20 上传 | 大小：2.41mb | 下载：0

[VHDL编程] 32-float-point-adder

说明：32位浮点加法器。我第一次上载源码你就放过我吧，我就是想看一看加法器应该怎么做。-Floating point adder
<周奕彤> 在 2025-06-20 上传 | 大小：1kb | 下载：0