[VHDL编程] encoder3_8

说明：三八译码器-38 decoder =================
<彭红> 在 2025-06-20 上传 | 大小：130kb | 下载：0

[VHDL编程] twodct

说明：两种快速DCT算法的矩阵分解与分析。两种dct的对比。
<钟毅> 在 2025-06-20 上传 | 大小：130kb | 下载：0

[VHDL编程] mp3_decoder

说明：We are trying to make a mp3 decoder over a Spartan3E FPGA, we find a core, but still working to make it works.
<andres felipe> 在 2025-06-20 上传 | 大小：130kb | 下载：0

[VHDL编程] 4weiquanjia

说明：用VHDL写的4位全加器,5.1版本编写的-Use VHDL to write four full adder, 5.1 version of the written
<廖星> 在 2025-06-20 上传 | 大小：130kb | 下载：0

[VHDL编程] banjiaqi_t15

说明：这是个半加器,是基于VHDL语言上的操作来实现的!-this is a banjiaqi
<潘燕铭> 在 2025-06-20 上传 | 大小：130kb | 下载：0

[VHDL编程] fpuvhdl_latest

说明：the code describle a floating point adder with verilog
<frank> 在 2025-06-20 上传 | 大小：130kb | 下载：0

[VHDL编程] LIP2321CORE_generic_spram

说明：Generic SPRAM souce verilog code
<jc> 在 2025-06-20 上传 | 大小：130kb | 下载：0

[VHDL编程] double_mux4_1

说明：设计一个双四选一的数据选择器电路 设计要求： （1）双四选一的数据选择器的电路框图如图3.2.3所示，试写出设计块对其逻辑功能进行描述。 -Choose a design of a dual quad data selector circuit design requirements: (1) a double four selected data selector circuit diagram shown in Figure 3.2.3, try to write the
<mowensui> 在 2025-06-20 上传 | 大小：130kb | 下载：0

[VHDL编程] aes_core.tar

说明：基于FPGA平台的256为AES加密IP核-FPGA-based platform for the AES encryption IP core 256
<weipingzhang> 在 2025-06-20 上传 | 大小：130kb | 下载：0

[VHDL编程] Proj4_led_lcd

说明：Code for LCD pic 16f887
<vo van ti> 在 2025-06-20 上传 | 大小：130kb | 下载：0

[VHDL编程] my

说明：64位数据的CRC-32校验的，Verilog实现，算法并行优化-64-bit data CRC-32 checksum, Verilog implementation of a parallel optimization algorithm
<dowson> 在 2025-06-20 上传 | 大小：130kb | 下载：0

[VHDL编程] Q24DTU-hardware-design

说明：Q24DTU硬件设计图，针对Q24完整硬件设计-Q24DTU hardware design, hardware design for the Q24 full
<刘小瑜> 在 2025-06-20 上传 | 大小：130kb | 下载：0