资源列表
[VHDL编程] CLK_DIV
说明：verilog HDL写的时钟通用计数分频程序，设置系统时钟，并根据目标时钟，设置分频系数即可得到目标时钟。已实际测试可用。-verilog HDL write clock common procedures for the count and divide, set the system clock, and the root According to the target clock, set the frequency division factor can get the targ<fightsea> 在 2026-01-12 上传 | 大小：1kb | 下载：0
[VHDL编程] FPGA-codes
说明：无线通信FPGA设计一书中的源代码，包括matlab程序和FPGA初学者-codes of wireless communiction based on FPGA<李永涛> 在 2026-01-12 上传 | 大小：191kb | 下载：0
[VHDL编程] vtvt_tsmc180_release
说明：弗及利亚理工开发的T$MC180nm数字开发库-T$MC 180nm digital lib from VT<Alex Xiang> 在 2026-01-12 上传 | 大小：4.78mb | 下载：0
[VHDL编程] cic18.tar
说明：TAIWAN晶片中心开发的180NM混合信号设计教学库-180nm mixed signal lib for education use from CIC<Alex Xiang> 在 2026-01-12 上传 | 大小：1.05mb | 下载：0
[VHDL编程] wireless-communication-FPGA-design
说明：《无线通信FPGA设计》以Xilinx公司的FPGA开发平台为基础，综合FPGA和无线通信技术两个方向，通过大量的FPGA开发实例，较为详尽地描述了无线通信中常用模块的原理和实现。-Wireless communications FPGA design to Xilinx s FPGA development platform based on FPGA and wireless communication technology in both directions through a lot<彭泳澈> 在 2026-01-12 上传 | 大小：10.51mb | 下载：0
[VHDL编程] eightbitadd
说明：用VHDL语言实现8位的并行加法器，不同于行波进位加法器-8-bit parallel adder with VHDL, unlike the ripple carry adder<yanyuwei> 在 2026-01-12 上传 | 大小：7.98mb | 下载：0
[VHDL编程] ISE-Development-of-advanced
说明：Xilinx公司ISE开发环境的开发进阶，对于更高层次的FPGA开发者有很好的帮助。-Xilinx s ISE development environment, the development of advanced, have a good help for the higher-level FPGA developers.<彭泳澈> 在 2026-01-12 上传 | 大小：1.31mb | 下载：0
[VHDL编程] Principles-of-Verifiable-RTL-Design
说明：RTL可验证性设计的经典书籍，由惠普大牛撰写！-RTL the verifiability design classic books written by the Hewlett-Packard, Daniel!<彭泳澈> 在 2026-01-12 上传 | 大小：3.7mb | 下载：0
[VHDL编程] vhdlexamples
说明：用VHDL语言编写的一些例子，对学习VHDL语言非常有用-examples of vhdl<yanyuwei> 在 2026-01-12 上传 | 大小：4.57mb | 下载：0