[VHDL编程] maiobiao

说明：具有加、减计数以及置数报警功能的计数器，采用三个数码管显示，555产生1秒的脉冲，三块74ls192十进制计数器级联为三位数计数器。-Have add, subtract count, and buy several alarm function of counter, using three digital pipe display, 555 produce 1 second pulse, three pieces of 74 ls192 decimal counter level three
<龙龙> 在 2025-06-25 上传 | 大小：81kb | 下载：0

[VHDL编程] Flag-of-asynchronous-FIFO

说明：Quartus平台，VHDL代码编写的带标志位的异步FIFO。-Quartus platform, VHDL code is written with the sign bit of the asynchronous FIFO.
<> 在 2025-06-25 上传 | 大小：81kb | 下载：0

[VHDL编程] SPI

说明：fpga 模拟spi 通讯SPI 的功能介绍及升级初步设想-arm and fpga
<yongli> 在 2025-06-25 上传 | 大小：81kb | 下载：0

[VHDL编程] traffic

说明：交叉口多相位信号控制机，包含分频模块及主控模块，各方向绿灯时间不同，12个led灯分别控制-Multi Phase signal controller with frequency module and main control module, the green light in each direction at different times, 12 led lights control
<李祥云> 在 2025-06-25 上传 | 大小：81kb | 下载：0

[VHDL编程] vga_interface_demo

说明：该段代码给移植到黑金DB2C5开发板上面的VGA显示verilog代码，已经经过实验验证。-This section of code to be ported to the black gold DB2C5 development board above VGA display Verilog code, has been experimentally validated.
<杨杨> 在 2025-06-25 上传 | 大小：81kb | 下载：0

[VHDL编程] uart16550_VERLOG

说明：采用VERILOG实现完整的UART16550协议，提供RTL代码、仿真文件-Using VERILOG achieve a complete UART16550 agreement to provide RTL code, simulation files
<齐永> 在 2025-06-25 上传 | 大小：81kb | 下载：0

[VHDL编程] PS2_SOC1

说明：用Verilog 设计了PS2 键盘 模块。 在altera公司的Cyclone系列测试了。 正常动作。包含者 doc软件，说明了动作原理。-This is a state-machine driven serial-to-parallel and parallel-to-serial interface to the ps2 style keyboard interface.
<金铁男> 在 2025-06-25 上传 | 大小：81kb | 下载：0

[VHDL编程] bt656_timing_analysis

说明：BT656信号分析参考规格书，对分析bt656信号非常有帮助-The video standard ITU-R.656 timing analysis
<zbunix> 在 2025-06-25 上传 | 大小：81kb | 下载：0

[VHDL编程] verilogsram

说明：基于IS62LV256-70U存储芯片为例，对SRAM进行读写操作，加深对存储芯片的时序图的理解。-Based IS62LV256-70U memory chips, for example, the SRAM read and write operations, the timing diagram deepen the understanding of memory chip.
<焦峰凯> 在 2025-06-25 上传 | 大小：81kb | 下载：0

[VHDL编程] 1-example_led_1

说明：Espier_III开发板LED示例程序，可作为参考-Espier_III development board source code
<周家小牛> 在 2025-06-25 上传 | 大小：81kb | 下载：0

[VHDL编程] Design-and-Implementation-of-BIST-Using-Verilog.z

说明：BIST desing using verilog
<vivek> 在 2025-06-25 上传 | 大小：81kb | 下载：0

[VHDL编程] verilogsram

说明：SRAM 读写实验，SRAM存储器的读写操作，Verilog源码有助于提高代码coding能力。使用例程。-SRAM write and read
<曹振吉> 在 2025-06-25 上传 | 大小：81kb | 下载：0