[VHDL编程] the-decoding-algorithm-of-ldpc

说明：ldpc译码算法介绍及fpga verilog系统方案设计，包括log_bp算法、min_sum算法、scaling_min_sum算法等-introducing the ldpc code decoding algorithm and the related system design，including the log_bp,the min_sum and the scaling_min_sum
<类春阳> 在 2025-06-25 上传 | 大小：80kb | 下载：0

[VHDL编程] FPGA_ps2_lcd

说明：FPGA实现 LCD1602 显示 PS/2 键盘的键值,熟悉并掌握液晶 1602 显示屏的使用方法及PS/2键盘的接口标准，学习利用Verilog-HDL语言编写有限状态机实现较为复杂的设计与应用。-LCD1602 FPGA realizing that the PS/2 keyboard keys, familiar with and master the use of liquid crystal display 1602 method and PS/2 keyboard interfac
<liu> 在 2025-06-25 上传 | 大小：80kb | 下载：0

[VHDL编程] 17-Clock

说明：这是一个成功的电子钟VHDL和Verilog源代码，已在DH－33001开发板上调试成功。-This is a successful electronic clock VHDL and Verilog source code, in the DH-33 001 development board debugging.
<hjs> 在 2025-06-25 上传 | 大小：80kb | 下载：0

[VHDL编程] KIEMTRA3_1

说明：Mo phong LEd sang chay vong vong
<Ten Tui> 在 2025-06-25 上传 | 大小：80kb | 下载：0

[VHDL编程] sARM01_07_12_2

说明：verilog hdl实现的ARM处理器-ARM processor implement by verilog HDL
<lf> 在 2025-06-25 上传 | 大小：80kb | 下载：0

[VHDL编程] round

说明：利用实验箱标配的AD_DA板上的D/A数模转换器，模拟一个圆的波形，学习LPM_ROM（1024*10）宏功能模块的定制与使用，最后利用Quartus II完成设计、仿真。-The the experimental box standard AD_DA panel D/A converters, a round analog waveform, learning LPM_ROM (1024* 10) the megafunctions the customization and use last
<跳跳鱼> 在 2025-06-25 上传 | 大小：80kb | 下载：0

[VHDL编程] IR

说明：IR（红外感测器）的verlog程序，里面的某些数据需要因不同传感器而不同改，并内含IR资料-IR (infrared sensor) verlog program, some of the data inside because of different sensors and different change
<lidenghui> 在 2025-06-25 上传 | 大小：80kb | 下载：0

[VHDL编程] Flying-Adder

说明：Flying-Adder是一种新型全数字结构频率合成器，压缩包包含txt文本和说明作用的图片，文本是VHDL代码，代码分为不同模块，再用元件例化。-VHDL Code and Some Images for Flying-Adder Frequency Synthesizer. It s a All-digital Novel Structure.
<张震> 在 2025-06-25 上传 | 大小：80kb | 下载：0

[VHDL编程] feecounter

说明：基于FPGA的出租车计费器计费功能的设计，verilog语言。-the function of the taxi‘s feecounter，based on FPGA,using verilog language。
<孙媛媛> 在 2025-06-25 上传 | 大小：80kb | 下载：0

[VHDL编程] frqcounter

说明：频率计vhdl代码，采用max plus -Frequency counter vhdl code using max plus II
<wjk> 在 2025-06-25 上传 | 大小：80kb | 下载：0

[VHDL编程] Counter

说明：该程序是一个verilog语言程序，用于计数-The program is a verilog language program, used to count
<lucy> 在 2025-06-25 上传 | 大小：80kb | 下载：0

[VHDL编程] simple

说明： 一个简单的8位处理器完整设计过程及verilog代码,适合初 学ic设计的人用，并含有我个人写的指令执行过程，仅供参 考-A simple 8-bit processor and the complete design process verilog code, suitable for beginners ic design for human use, and contains my personal writing instruction execution, for ref
<lijinpeng> 在 2025-06-25 上传 | 大小：80kb | 下载：0