[VHDL编程] verilog7

说明：Learning Verilog Chinese Version Part 7
<VIJAY> 在 2025-06-24 上传 | 大小：79kb | 下载：0

[VHDL编程] digitherno-LCD

说明：digitherno LCD su dung 89C51
<hao> 在 2025-06-24 上传 | 大小：79kb | 下载：0

[VHDL编程] 2

说明：opnet modeler 仿真中的passive queue pc_fifo实例-opnet modeler passive queue pc_fifo
<猪猪> 在 2025-06-24 上传 | 大小：79kb | 下载：0

[VHDL编程] Software_matrix

说明：文档里列写了赛灵思的开发软件ISE的web版本所支持的功能-this document tell you that ISE (xilinx inc)web edition s function support
<蔡德胜> 在 2025-06-24 上传 | 大小：79kb | 下载：0

[VHDL编程] src_adc

说明：AD采集与DDC、FIRD等滤波vhdl程序，adc为lvds接口-The AD acquisition, DDC, FIRD etc. filtering procedures, adc lvds interface
<ww> 在 2025-06-24 上传 | 大小：79kb | 下载：0

[VHDL编程] Lab07

说明：LabVIEW FPGA Implementation of Convolution
<a800005217> 在 2025-06-24 上传 | 大小：79kb | 下载：0

[VHDL编程] AESzuihou

说明：在赛灵思软件ISE上实现的ＡＥＳ加解密算法，并且在ＭＯＤＥＬＳＩＭ上仿真。希望对你有所帮助-The Xilinx software ISE AES encryption and decryption algorithms, and simulation MODELSIM on. I hope for your help
<杨俊明> 在 2025-06-24 上传 | 大小：79kb | 下载：0

[VHDL编程] aaa

说明：这是一个基于fpga的，用VHDL语言编写的，关于50M的分频器。-This is an fpga-based, using VHDL language, about 50M divider.
<何可人> 在 2025-06-24 上传 | 大小：79kb | 下载：0

[VHDL编程] ddr_sdr_latest.tar

说明：DDR 控制器 control verilog/vhdl 源代码 -ddr control source of verilog /vhdl
<陈成> 在 2025-06-24 上传 | 大小：79kb | 下载：0

[VHDL编程] lift

说明：电梯控制系统：包含显示，控制等单元。在显示单元中实现了实时显示。-Elevator control system: Includes display control unit. The display means to achieve a real time display.
<曾华芝> 在 2025-06-24 上传 | 大小：79kb | 下载：0

[VHDL编程] AVA6SV2_LCD

说明：Vhdl Code for lcd 16*2 . display text and how to rotate a text in lcd with pure vhdl code
<mehdi> 在 2025-06-24 上传 | 大小：79kb | 下载：0

[VHDL编程] fh2

说明：窄脉冲状态同步机，输入信号通过三个D触发器到达输出端口。-Syhchronizer to deal with narrow pulse signal.
<lwx> 在 2025-06-24 上传 | 大小：79kb | 下载：0