资源列表
[VHDL编程] spi_op_core
说明：基于Verilog语言的ＳＰＩ设计 很好的资料 还有文档-ＳＰＩ design ｇｏｏｄ ｔｈｉｎｇ<阿杜> 在 2025-06-25 上传 | 大小：82kb | 下载：0
[VHDL编程] VHDL-quick-start
说明：descr iption of VHDL Quick introduction to VHDL – basic language concepts – basic design methodology • Use The Student’s Guide to VHDL or The Designer’s Guide to VHDL – self-learning for more depth – reference for project work-desc<lavanya> 在 2025-06-25 上传 | 大小：82kb | 下载：0
[VHDL编程] digi_clock
说明：电子钟的设计，(1) 计时功能：这是本计时器设计的基本功能，可进行时、分、秒计时，并显示。 (2) 闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出一段音乐，并维持一分钟。 (3) 调时调分调闹钟功能：当需要校时或者要重新设置闹钟的时间时，可通过实验箱上的按键控制。 -The design of electronic clock, (1) timer function: This is the basic design of the timer function, can b<lijianbiao> 在 2025-06-25 上传 | 大小：82kb | 下载：0
[VHDL编程] MLP-network-prior-t-th-FPGA-implementation
说明：前向MLP网络的FPGA实现MLP network prior to the FPGA implementation-MLP network prior to the FPGA implementation<soos1001> 在 2025-06-25 上传 | 大小：82kb | 下载：0
[VHDL编程] turbocodes_latest.tar
说明：Turbo Codes - max lop map algorithm<Harsha VS> 在 2025-06-25 上传 | 大小：82kb | 下载：0
[VHDL编程] Example-6-1
说明：1. Example-6-1\FSM\state1目录下为一段式FSM描述方法源码 2. Example-6-1\FSM\state2目录下为两段式FSM描述方法源码 3. Example-6-1\FSM\state3目录下为三段式FSM描述方法源码 4. Example-6-1\FSM\ state_default目录下为添加了default默认状态的源码 -1. Example-6-1 \ FSM \ state1 directory FSM descr iption met<hemy> 在 2025-06-25 上传 | 大小：82kb | 下载：0
[VHDL编程] Graphic
说明：spartan3 VHDL VGA信号时序控制器-spartan3 VHDL VGA Timing Specification<Joshua JIANG> 在 2025-06-25 上传 | 大小：82kb | 下载：0
[VHDL编程] auto_baud.tar
说明：这是一个自动波特率FPGA实现包括源代码对于自适应串口实现有很大的帮助。-This is an automatic baud rate, including the source code for the FPGA to achieve adaptive serial port is very helpful.<wangli> 在 2025-06-25 上传 | 大小：82kb | 下载：0
[VHDL编程] 10.1.1.108.917
说明：software analysis using vhdl<Nagarjuna> 在 2025-06-25 上传 | 大小：82kb | 下载：0