[VHDL编程] PWM

说明：PWM IP 核的verilog HDL代码-CODE of the PWM IP
<mr li> 在 2026-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] IIR

说明：急于IIR的多相滤波器设计，很好的诠释了多相滤波器在信道模型中的应用-The eager IIR polyphase filter design, interpretation of the polyphase filter in the channel model
<闫城> 在 2026-01-12 上传 | 大小：267kb | 下载：0

[VHDL编程] e0ea34e36c4c

说明：一份用VHDL语言写的出租车计价器，于Quartus II上仿真。以供需要者参考使用！-A write VHDL Taximeter on in the Quartus II simulation. Reference for those who need to use!
<雪圣> 在 2026-01-12 上传 | 大小：27kb | 下载：0

[VHDL编程] 52fcf7cec5ae

说明：Verilog HDL语言编写的VGA显示驱动程序！-Verilog HDL language, VGA display driver!
<雪圣> 在 2026-01-12 上传 | 大小：138kb | 下载：0

[VHDL编程] MultQD

说明：基于FPGA的VHDL实现的多人抢答器，可供课程设计参考！-FPGA-based VHDL people Responder available for curriculum design reference!
<雪圣> 在 2026-01-12 上传 | 大小：219kb | 下载：0

[VHDL编程] FPGAMusic

说明：基于FPGA的乐曲发生器电路设计，并附有VHDL源码！-FPGA-based music generator circuit design with VHDL source code!
<雪圣> 在 2026-01-12 上传 | 大小：29kb | 下载：0

[VHDL编程] DT.vhdl

说明：电梯的vhdl设计，6层楼含开关门，警报，内部请求，外部请求。-VHDL design of the elevator six floors containing switch doors, alarm, internal requests, external requests.
<雪圣> 在 2026-01-12 上传 | 大小：159kb | 下载：0

[VHDL编程] traffic_final

说明：在quartus软件环境下的编写的交通红绿灯，所需的VHDL语言程序-In quartus software environment and the writing of the traffic traffic lights, the VHDL language program
<畅通> 在 2026-01-12 上传 | 大小：3kb | 下载：0

[VHDL编程] infrared-transfer-of-VHDL

说明：使用硬件描述语言 VHDL 编程： 红外线传输系统包括发送方和接收两端，都可以单独进行初始化清零处理。在可以设置准备发送的 8bits 8bits8bits 的数据信息，连同一个偶校验位起发送。接受端收到 的数据信息，连同一个偶校验位起发送。接受端收到 8bits的数据信息和一位偶校验后，显示接 收到并根判定的数据信息和一位偶校验后，显示接 收到并根判定的数据信息和一位偶校验后，判定收到的信息是否出错。-Infrared transmission system including the s
<东方不败> 在 2026-01-12 上传 | 大小：2kb | 下载：0

[VHDL编程] Four-adder-of-subtracter

说明：在max+plus II 的环境下设计4位全加器数字电路 使用vhdl语言，进行设计数字电路的RTL级电路 -Four full adder digital circuit design environment, max+ plus II RTL-level circuit, digital circuit design using vhdl language
<东方不败> 在 2026-01-12 上传 | 大小：554kb | 下载：0

[VHDL编程] DF_counter

说明：计数式数字频率计，10Hz-10MHz以KHz为单位显示，六位数码管显示，有小数点及溢出标识，1s、0.1s、0.01s闸门时间可选-Count type digital frequency plan, 10 Hz-10 MHz to KHz for unit shows, six digital tube, showed a decimal point and overflow logo, 1 s, 0.1 s, 0.01 s gate time can be chosen
<高志明> 在 2026-01-12 上传 | 大小：2kb | 下载：0

[VHDL编程] Introduction-to-VHDL

说明：该文档为VHDL入门手册，给初级用户一些指导 学习VHDL的基本结构 学习VHDL的建模结构 了解设计环境 - 模拟 - 合成-Learn the basic constructs of VHDL Learn the modeling structure of VHDL Understand the design environments – Simulation – Synthesis
<东方不败> 在 2026-01-12 上传 | 大小：197kb | 下载：0