资源列表

« 1 2 ... .98 .99 .00 .01 .02 2603.04 .05 .06 .07 .08 ... 4310 »

[VHDL编程run_watch

说明:提供一个数字秒表的EDA设计实例,内故有VHDL源代码,并有运行仿真图。-To provide a digital stopwatch the EDA design example, it is within the VHDL source code, and run the simulation of Fig.
<靳朝> 在 2025-06-21 上传 | 大小:60kb | 下载:0

[VHDL编程GrayCode

说明:
<LEE> 在 2025-06-21 上传 | 大小:60kb | 下载:0

[VHDL编程CAN_IP

说明:这是CAN总线控制器的IP核,源码是由Verilog HDL编写的。其硬件结构与SJA1000类似,满足CAN2.0B协议。-This is a IP core of the CAN bus controller written by the Verilog HDL. whose structure is similar with SJA1000,supporting the protocol of CAN2.0B.
<普林斯> 在 2025-06-21 上传 | 大小:60kb | 下载:1

[VHDL编程digital_frequencycounter

说明:一个简易的数字频率计,可以对一个输入的信号频率进行测量并显示输出,适合VHDL的初学者-A simple digital frequency meter, you can enter the signal of a frequency measurement and display output, suitable for beginners VHDL
<王双> 在 2025-06-21 上传 | 大小:60kb | 下载:0

[VHDL编程B

说明:altera usb下载线原理图和cpld程序-altera usb download cable schematics and procedures cpld
<peter> 在 2025-06-21 上传 | 大小:60kb | 下载:0

[VHDL编程EP1C3_12_5_RSV

说明:基于FPGA的数字存储示波器,用VHDL实现的,压缩包里是Quartus工程。AD采样送进FPGA,存入SRAM后用DA在普通示波器上可以显示。-FPGA-based digital storage oscilloscope, using VHDL achieved compression is Quartus project bag. AD sample into FPGA, after SRAM into DA in ordinary oscilloscope can display.
<deadtomb> 在 2025-06-21 上传 | 大小:60kb | 下载:0

[VHDL编程usb_xilinx_vhdl

说明:FPGA核心部分源码,了解FPGA运行原理-FPGA core of the source code to understand the operating principle FPGA
<李丽> 在 2025-06-21 上传 | 大小:60kb | 下载:0

[VHDL编程clock_counter_vhdl

说明:电子时钟VHDL程序与仿真,10进制计数器VHDL程序-clock counter vhdl
<jz> 在 2025-06-21 上传 | 大小:60kb | 下载:0

[VHDL编程EP1C3_12_3_VGA

说明:彩条显示,可以实现横竖和水平的显示,副有源程序-Color Bar shows that can be achieved if they had, and the level of the display, the Deputy has source code
<杨大伟> 在 2025-06-21 上传 | 大小:60kb | 下载:0

[VHDL编程CRC_outputlogic

说明:custom crc generater(verilog/vhdl)
<li.yx> 在 2025-06-21 上传 | 大小:60kb | 下载:0

[VHDL编程binarytograyandgraytobinarycodeconverter

说明: this project is based on 4bit binary to gray and gray to binary code converter using vhdl.this is the 100 correct code,reference is taken from book digital electrionics written by anand kumar.please use quatrus to access this code.this code can be
<jatab> 在 2025-06-21 上传 | 大小:60kb | 下载:1

[VHDL编程VerilogHDlclock

说明:基于VerilogHDL设计的多功能数字钟-Based on the design of the multi-function digital clock VerilogHDL...
<杜海彬> 在 2025-06-21 上传 | 大小:60kb | 下载:0
« 1 2 ... .98 .99 .00 .01 .02 2603.04 .05 .06 .07 .08 ... 4310 »

源码中国 www.ymcn.org