[VHDL编程] exp6

说明：寄存器，收一个时钟控制，只有在时钟的上升沿才进行操作。-Register, receive a clock control, only at the rising edge of the clock before operation.
<sking> 在 2026-01-11 上传 | 大小：4kb | 下载：0

[VHDL编程] RS232-bus-protocol

说明：有fpga VHDL原程序 锁脚文件 及下载文件 ，及uart通信协议-Fpga the VHDL program locks the foot of the original files and download files, and uart communication protocol
<吴信松> 在 2026-01-11 上传 | 大小：338kb | 下载：0

[VHDL编程] BaudRate_VHDL

说明：Many frequency generator, any baud rate generator
<浪子> 在 2026-01-11 上传 | 大小：57kb | 下载：0

[VHDL编程] VGA-Monitor-Controller

说明：this is about vga controller on fpga,thanks
<dung> 在 2026-01-11 上传 | 大小：163kb | 下载：0

[VHDL编程] mul8

说明：designing of 8 bit mulitiplier using verilog code
<sriramgopal> 在 2026-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] State-machine-

说明：FPGA设计资料,新手入门资料，，状态机设计，-FPGA design
<liu> 在 2026-01-11 上传 | 大小：112kb | 下载：0

[VHDL编程] Designing-Safe(VHDL)-

说明：FPGA学习资料，新手入门资料,VHDL-FPGA design
<liu> 在 2026-01-11 上传 | 大小：213kb | 下载：0

[VHDL编程] FSM

说明：FPGA学习资料，新手入门资料,VERILOG- Micron SDRAM DDR2 Simulation model Verilog
<liu> 在 2026-01-11 上传 | 大小：313kb | 下载：0

[VHDL编程] smdesign(VHDL)

说明：FPGA学习资料，新手入门资料,VERILOG- Simulation model Verilog
<liu> 在 2026-01-11 上传 | 大小：93kb | 下载：0

[VHDL编程] Spartan3-FPGA--DDR2-SDRAM

说明： FPGA学习资料，入门级掌握资料，ddr2内存-Spartan-3 FPGA 的 DDR2 SDRAM
<liu> 在 2026-01-11 上传 | 大小：213kb | 下载：0

[VHDL编程] Clock

说明：FPGA入门程序，简单的FPGA驱动数码管显示及计时器程序。-It s very simple,for rookies.
<刘三虎> 在 2026-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] LM03806

说明：LMK03806是一片时钟管理芯片 verilog写的 其中的寄存器设置可能不符合要求 请仔细y阅读文档 已通过仿真-LMK03806 is a clock management chip.This is writed by verilog HDL language,in which the register settings may not meet the requirements.Please read the document carefuly.
<mydting> 在 2026-01-11 上传 | 大小：370kb | 下载：0