[VHDL编程] 007

说明：给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为第七章-Give us a very good upload on verilog-hdl of e-books, practical, easy-to-understand, easy to learn. This is the Chapter VII
<徐振华> 在 2025-12-24 上传 | 大小：127kb | 下载：0

[VHDL编程] 008

说明：给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为第八章-Give us a very good upload on verilog-hdl of e-books, practical, easy-to-understand, easy to learn. This is Chapter VIII
<徐振华> 在 2025-12-24 上传 | 大小：482kb | 下载：0

[VHDL编程] 009

说明：给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为第九章---结构建模-Give us a very good upload on verilog-hdl of e-books, practical, easy-to-understand, easy to learn. This is Chapter IX--- Structural Modeling
<徐振华> 在 2025-12-24 上传 | 大小：196kb | 下载：0

[VHDL编程] 010

说明：给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为第十章-Give us a very good upload on verilog-hdl of e-books, practical, easy-to-understand, easy to learn. This is the tenth chapter
<徐振华> 在 2025-12-24 上传 | 大小：523kb | 下载：0

[VHDL编程] 011

说明：给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为十一章-Give us a very good upload on verilog-hdl of e-books, practical, easy-to-understand, easy to learn. This is Chapter 11
<徐振华> 在 2025-12-24 上传 | 大小：389kb | 下载：0

[VHDL编程] 012

说明：给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为 第十二章-Give us a very good upload on verilog-hdl of e-books, practical, easy-to-understand, easy to learn. This is Chapter XII
<徐振华> 在 2025-12-24 上传 | 大小：458kb | 下载：0

[VHDL编程] 013

说明：给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为 第十三章-Give us a very good upload on verilog-hdl of e-books, practical, easy-to-understand, easy to learn. This is the thirteenth chapter
<徐振华> 在 2025-12-24 上传 | 大小：611kb | 下载：0

[VHDL编程] DIFPGA.RAR

说明：关键字： 基带 采样 频谱 信号 -Keywords: base-band frequency spectrum signal sampling
<w> 在 2025-12-24 上传 | 大小：132kb | 下载：0

[VHDL编程] alu

说明：4位ALU逻辑运算单元，可进行加法、减法、逻辑运算、移位等操作。-4 ALU logical operation unit, can be additive, subtraction, logic operations, shift and other operations.
<甲天下> 在 2025-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] opb_wb

说明：这是一个连通OPB和Wishbone Bus的Bridge, 能够让OPB与开源的Wishbone Bus连接通信， 从而使用基于Wishbone的许多开源IP Core-This is a Wishbone Bus connectivity OPB and the Bridge, that allows OPB and the Wishbone Bus to connect the open source communications, and thus the use of Wishbone
<古月> 在 2025-12-24 上传 | 大小：23kb | 下载：0

[VHDL编程] fenpin1

说明：VHDL分频器，利用分频比较错法，要实现K=324/28=8.3571428571...的分频周期为28，18个8分频和10个9分频循环，所以设一个０到２7的循环计数器，每当1、4、7、10、13、16、19、22、27时进行9分频，其他时为8分频；为使占空比尽量接近50％，需要在每一个8或9分频中设定一下输出几个时钟的0和1。-err
<wx> 在 2025-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] 61EDA_D159

说明：正弦波 发生器,VHDL的应用和处理,可以产生任意波形-Sine wave generator, VHDL applications and processing, can generate arbitrary waveform
<WBT> 在 2025-12-24 上传 | 大小：1.65mb | 下载：0