资源列表
[VHDL编程] VPD__using_FFe
说明：verilog开发一种种基于fpga的鉴相器模块 -the verilog development of all kinds based on fpga phase detector module<房产> 在 2025-06-09 上传 | 大小：437kb | 下载：0
[VHDL编程] sfdppllli
说明：简单易懂的可配置dpll的VHDL代码。用于时钟恢复后的相位抖动的的滤波有非常好的效果， 而且能参数化配置pll的级数。 已通过测试。 -Straightforward configuration VHDL code dpll. Very good results for the clock recovery phase jitter filtering, and can be parameterized configuration pll series. Has been tested.<房产> 在 2025-06-09 上传 | 大小：2kb | 下载：0
[VHDL编程] Ts3cc2410PPLLh
说明：这个是三星arm9芯片的PLLL源码，不可多的啊 -This is the Samsung arm9 chip the PLLL source can not be more<房产> 在 2025-06-09 上传 | 大小：4kb | 下载：0
[VHDL编程] FDDDDSPLLP
说明：一种基于FPGA的新的的DDS+PLL时钟发生器 -An FPGA-based new DDS+PLL clock generator<房产> 在 2025-06-09 上传 | 大小：142kb | 下载：0
[VHDL编程] TCOLLOR_CHAR_h
说明：此ip核是xvga视频接口控制器，，主要针对xilinx公司的开发工具 -This IP core is the xvga video interface controller, the main development tool for xilinx<奉献> 在 2025-06-09 上传 | 大小：485kb | 下载：0
[VHDL编程] FffppgajpegP
说明：一种基于FPGA的JJPEG图像压缩芯片设计 -Based the FPGA JJPEG image compression chip design<> 在 2025-06-09 上传 | 大小：102kb | 下载：0
[VHDL编程] DDDCCT_IDCTi
说明：离散余弦变换及反离散余弦变换的HDL代码及测试文件。包含VHDL及及Verilog版本。可用途JPEG及MEPG压缩算法 已通过测试。 -The discrete cosine transform and inverse discrete cosine transform HDL code and test files. Contains VHDL and Verilog versions. Can use JPEG and MEPG compression of algorithm has<> 在 2025-06-09 上传 | 大小：30kb | 下载：0
[VHDL编程] ssaszhaohengji
说明：1．基本要求 （1）频率测量 测量范围:1HZ~1MHZ,信号为方波等 （2）周期测量 测量范围:1HZ~1MHZ,信号为方波等 （3）具有显示功能。 -A. Basic requirements (1) the frequency of measurement Measuring range: 1HZ ~ 1MHZ, the signal is a square wave, etc. (2) The cycle of measurement Measuring ra<赵恒> 在 2025-06-09 上传 | 大小：1kb | 下载：0