[VHDL编程] lab2

说明：This is basic of vhdl
<ajay> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] jiaotongdeng

说明：基于单片机的交通灯设计，有倒数计时功能，电路原理图 hex文件-jiaotongdneg sheji
<谢刚> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] JTAG_timing

说明：用VHDL实现的JTAG时序，其中有16个状态机来控制产生该时序。-jtag timing implemented by VHDL
<liuqi> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] PCME1

说明：通常的CRC算法在计算一个数据段的CRC值时，其CRC值是由求解每个数值的CRC值的和对CRC寄存器的值反复更新而得到的。这样，求解CRC的速度较慢。通过-#define CRCCCITT 0x1021 　　#define CCITT-REV 0x8408 　　#define CRC16 0x8005 　　#define CRC16-REV 0xA001
<malimin> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] Memory-ROMs-RAMs-and-Register-Files

说明：有关memory的VHDL编码,已经过调制可用，是VHDL的基本编码。-VHDL code for memory.
<许舒敏> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] Virtex-Analog-to-Digital-Converter

说明：adc verilog 很不错的，希望对大家有所帮组-adc verilog
<liwei> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] Verilog_module

说明：micron 1G内存条verilog模型，对应具体信号为MT8HTF12864HZ-800，内存颗粒为MT47H128M8CF-25-micron 1G DDR2 SDRAM verilog module
<> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] logicfunction

说明：a simple VHDL architecture for logic function-a simple VHDL architecture for logic function
<ammoun> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] eda6

说明：以Altera公司的MAX+plus II为工具软件，采用Verilog HDL文本输入设计法设计8位二进制加减计数器，生成元件符号-Altera s MAX+plus II tools software, using Verilog HDL text input method to design8 binary addition and subtraction counter, generating element symbol
<王宇> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] adding-counter-

说明：基于VHDL语言实现的 4位十进制频率计的设计及其仿真-Based on VHDL language implementation of four decimal frequency meter design and its simulation
<刘海> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] cy7c68013_Keyboard

说明：cy7c68013 USB2.0芯片 键盘控制设计源代码-CY7C68013 USB 2.0 chip keyboard to control the design of the source code
<lizhong> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] coding-for-Simulation

说明：For filter --a novel area efficient architecture in verilog and testbench is developed
<Thirumal> 在 2025-06-09 上传 | 大小：34kb | 下载：0