[VHDL编程] fft1

说明：VHDL语言编写FFT源代码 调试可用-FFT VHDL language source code debugging available
<slr> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] 30daojishi

说明：30秒倒计时器，基于VHDL语言。具有循环计时功能，-30 seconds countdown timer, based on the VHDL language. With a cycle time function,
<Tony > 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] decoder

说明：mp3译码器的实现，在fpga上实现多媒体功能-this project is the mp3 decoder， designed by vhdl
<东> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] Control-subtraction-counter

说明：可控加减计数器,是用来在cpld的开发板上控制加减计数器的-Control subtraction counter
<Jingeliang17> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] Key-debounce

说明：键盘消除抖动，在CPLD的开发板上实现键盘消抖的程序代码-Key debounce
<Jingeliang17> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] decoder_latest

说明：mp3 decoder in vhdl from opencores
<echip> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] jiaotongdeng

说明：通过用80C51芯片写入程序，实现十字路*通灯通行功能，模拟路口处得红绿灯状态转换，达到保持车辆顺畅通行无阻，禁止路口处车辆阻塞，疏导交通的目的。-Written procedure by using 80C51 chip, to achieve common feature crossroads traffic lights, traffic lights simulated intersection was the state transition, to maintain the smo
<李亚军> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] csa_verilog_rtl

说明：CSA加扰算法verilog实现，代码经过fpga验证，可以正确实现该算法。-CSA verilog rtl codeing
<he> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] AHB-BUS-AND-SLAVE-CODE-USING-VERILOG

说明：AHB总线下的slave代码verilog-AHB BUS AND SLAVE CODE USING VERILOG
<xuqinjiang> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] graphics-lcd

说明：GRAPHICS LCD 1218X64
<sumit> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] Nithyanan-prog

说明：Evolve a Combinational Circuit on a FPGA Chip
<saravanan> 在 2025-06-09 上传 | 大小：34kb | 下载：0

[VHDL编程] LAB2_7ENT1003

说明：This is basic of vhdl
<ajay> 在 2025-06-09 上传 | 大小：34kb | 下载：0