[VHDL编程] SPI接口音频Codec实验

说明：ALTERA NIOS处理器，VHDL语言在QUARTUS编译通过，然后有C语言在NIOS SHELL下驱动，实验音频解码-Altera NIOS processor, the QUARTUS VHDL compiler, then the C language under NIOS SHELL-driven, experimental audio decoder
<xf> 在 2026-01-02 上传 | 大小：34kb | 下载：0

[VHDL编程] traffic

说明：完整的VerilogHDL交通灯例程，已通过硬件仿真。-VerilogHDL complete routine traffic lights, had passed through hardware emulation.
<xuping> 在 2026-01-02 上传 | 大小：34kb | 下载：0

[VHDL编程] can_rtl_verilog.tar

说明：can控制器的verilog语言实现 （还要更多的说明语言了吗？我不知道该写什么了）-controller can realize the Verilog language (even more language it? I do not know what the writing)
<郑国栋> 在 2026-01-02 上传 | 大小：34kb | 下载：0

[VHDL编程] ADD

说明：在MAX+PLUS II环境下用VHDL编写的加法器-In MAX+ PLUS II environment prepared using VHDL Adder
<林超勇> 在 2026-01-02 上传 | 大小：34kb | 下载：0

[VHDL编程] suocun

说明：vhdl3分频功能看名字就知道了，还用多说什么吗，大家都是聪明人 -vhdl3 frequency function names look know, but also with what you say, we are all smart people
<fql984722> 在 2026-01-02 上传 | 大小：34kb | 下载：0

[VHDL编程] wtut_vhd

说明：有关秒表的设计，很详细，包括测试文档，已经通过仿真。可供参考-On the stopwatch design, in great detail, including the test documents, has been through simulation. For reference
<邢继元> 在 2026-01-02 上传 | 大小：34kb | 下载：0

[VHDL编程] 1PPS

说明：应用VHDL语言将高稳晶振分频得到1pps，使用GPS的1pps信号作为触发-Application of VHDL language high stability crystal oscillator frequency to be 1pps, the use of GPS signals as a trigger of 1pps
<党晓圆> 在 2026-01-02 上传 | 大小：34kb | 下载：0

[VHDL编程] FFT_ip_veriolg_code

说明：ip核的FFTverilog源代码，说明不是很具体-ip nuclear FFTverilog source code, that is not very specific
<james_chan> 在 2026-01-02 上传 | 大小：34kb | 下载：0

[VHDL编程] szpljsj

说明： 数字频率计 数字频率计-Digital frequency meter digital frequency meter
<zzg> 在 2026-01-02 上传 | 大小：34kb | 下载：0

[VHDL编程] fpgaandmcuand25h20

说明：FPGA 和ＭＣＵ的并口通信　及ＭＣＵ和Ｅ２ＰＲＯＭ(FM25H20)SPI通信　　　 功能：ＦＰＧＡ对ＭＣＵ的写（ＦＰＧＡ发给ＭＣＵ的地址是写进Ｅ２ＰＲＯＭ的地址　，Ｅ２ＰＲＯＭ中的数据是　　　　　　ＦＰＧＡ发送的数据。） 　　　　ＦＰＧＡ对ＭＣＵ的读（ＦＰＧＡ读取它发给ＭＣＵ在Ｅ２ＰＲＯＭ中存取的数据） 　　　　程序和图见附件　　　恳请高手指导　　小弟急啊！-FPGA and MCU
<爱迪生法> 在 2026-01-02 上传 | 大小：34kb | 下载：0

[VHDL编程] traffic_controller

说明：it is a verilog code written for traffic light controller will synthesize in xinlix ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device].it is a state machine based code.-it is a verilog code written for traffic light controlle
<yasir ateeq> 在 2026-01-02 上传 | 大小：34kb | 下载：0

[VHDL编程] HuaweiFPGAdesignflowguide

说明：华为内部的FPGA设计培训教程，详细阐述了设计流程图、Verilog HDL设计、逻辑仿真、逻辑综合。对大家的学习一定有帮助的。-Huawei within the FPGA design training tutorial, a detailed flow chart of the design, Verilog HDL design, logic simulation, logic synthesis. Study of the U.S. must have help.
<张芸> 在 2026-01-02 上传 | 大小：34kb | 下载：0